一种微处理器二级Cache的优化设计.pdfVIP

Vol. 8　No. 9　M ay 2008 第 8卷 　第 9期 　2008年 5月 科 　学 　技 　术 　与 　工 　程 　 (2008) 9235605　 Science Techno logy and Engineering 　2008　Sci. Tech. Engng. 一种微处理器二级 Cache 的优化设计 王思瑶 　樊晓桠 　肖　楠 (西北工业大学 航空微电子中心 ,西安 7 10072) 摘 　要 　现代微处理器设计中 ,多级 Cache是弥补 CPU 和存储器之间速度差异的有效途径之一 ,其中二级 Cache对于提高存 储系统的性能有着重要的作用 。提出了一种支持多处理器系统的 32 位 R ISC 处理器 “龙腾 ”R2 的二级 Cache单元的设计方 案 ,讨论了如何用 M E I协议保证存储一致性 , 以及二级 Cache控制器的设计和优化方法 。仿真和综合结果证明 ,该设计满足 处理器的要求 。 关键词 　二级 Cache　　多处理器系统 　　M E I协议 　　存储一致性 中图法分类号 　TP303; 　　　　文献标志码 　A 　　“龙腾 ”R2 微处理器是一款面向航空应用领域 二级 Cache采用普林斯顿结构 , 即指令和数据统一 的 32位嵌入式 R ISC微处理器 。该处理器在指令系 存放 。一级 Cache分离 ,可以减小指令和数据的冲 统级与 PowerPC750[ 1 ] 处理器完全兼容 , 同时发射两 突 ,二级 Cache统一 ,能够动态地平衡指令和数据的 条指令 ,支持多处理器系统 。 空间占用比例 。两级 Cache 在结构上相互弥补 ,有 “龙腾 ”R2 的存储单元包括存储 管理单元 利于提高整个 Cache系统的性能 。 (M emory M anagem en t U n it, MMU ) 和两级 Cache 系 1. 2　二级 Cache容量和块大小的设计 统 。存储管理单元负责将程序使用的有效地址转 通常二级 Cache 的容量设置成一级 Cache容量 换成内存中的物理地址 ,两级 Cache 负责缓存程序 的 4 ～8倍时 ,大部分一级 Cache 中缺失的指令和数 最近使用的指令和数据 。本文给出了该处理器二 据都会在二级 Cache 中命 中。“龙腾 ”R2 的一级 级 Cache体系结构的确定方案 、M E I协议的实现方 Cache为 32 k字节 , 因此将二级 Cache 的容量设计 法 , 以及控制器的设计及优化方法 , 最后给出仿真 成 256 k字节 。 综合结果 。 大容量的二级 Cache 消除了大部分的容量缺 1　二级 Cache 的结构和参数设计方案 失 ,增加二级 Cache 的行大小可以进一步减小冲突 缺失 。在容量小的 Cache 中增加块的大小 , 因为没 1. 1　二级 Cache结构的选择 有足够的空间来存放数据 , 可能增加冲突缺失 , 从 由于 “龙腾 ”R2 处理器的一级 Cache 采用的是 [ 2 ]