凹陷沟道SOI器件的实验研究.pdfVIP

　第 19 卷第 12 期　　　　　　　半　导　体　学　报　　　　　　　　 . 19, . 12　 V o l N o 　1998 年 12 月　　 　　　 　　　　　　 . , 1998　 CH IN ESE JOU RNAL O F SEM ICONDU CTOR S D ec 凹陷沟道 SO I 器件的实验研究 张　兴　 1　 . 1　王阳元 M an sun Chan P ing K Ko (北京大学微电子学研究所　北京　100871) ( 1 香港科技大学电气与电子工程系　香港) 摘要　 本文较为详细地描述了凹陷沟道 SO I 器件的结构和工艺制造技术, 采用凹陷沟道技术 制备的 SO I 器件的性能明显优于常规厚膜部分耗尽和常规薄膜全耗尽 SO I 器件的性能. 采用 该技术已成功地研制出沟道区硅膜厚度为 70nm 、源漏区硅膜厚度为 160nm 、有效沟道长度为 0 15～ 4 0m 的高性能凹陷沟道SO IM O SFET , 它与常规薄膜全耗尽 SO IM O SFET 相比, 跨 导及饱和漏电流分别提高了约 40%. : 2560 , 2550, 2220 EEACC R C 1　引言 众所周知, 与部份耗尽 电路相比, 薄膜全耗尽 电路具有寄生电容小、 SO I CM O S SO I [ 1, 2 ] 速度高、短沟道效应小、驱动电流大、特别适合于低压低功耗器件和电路等特点 . 但是随 着薄膜全耗尽 SO I 器件硅膜厚度的减薄, 也带来了很多问题, 其中最典型的也是对电路特 [ 3, 4 ] 性影响最大的就是寄生串联电阻问题 . 由于薄膜全耗尽SO I 器件的硅膜厚度很薄, 源漏寄生串联电阻急剧增加, 使器件的驱 动电流明显减小, 速度下降, 从而抵消了全耗尽 电路速度高的优势. 为此人们采 CM O S SO I 取了很多措施解决这一问题, 例如 SAL IC ID E 技术等. 在 SAL IC ID E 工艺中, 为了防止硅化 物将有限的表层硅膜完全消耗掉, 必须严格限制硅化物的厚度, 这不仅增加了技术难度, 而 [ 5, 6 ] 且也限制了硅化物对寄生串联电阻效应的抑制效果 . 针对这种情况, 我们研究开发了凹陷沟道RC (R ecessed Channel) SO I 器件结构和工艺 技术, 如图 1 (f) , 在凹陷的薄的 SO I 膜上制作沟道, 在较厚的硅膜上制作源漏区, 这样既可 保证 SO I 器件是全耗尽的, 又可解决超薄的源漏区寄生电阻大的问题, 使 SO I 器件的特性 得到很大的提高. 本文主要报道这种凹