《eth_learn》.xlsVIP

SGMII SPEC 时钟计算 帧结构2 帧结构1 在帧间距的时候传输的码字 IEEE 802.3-2008 octets=byte=8bit 这段话引自RMII的SPEC。意思是说线路恢复时钟和phy芯片的本地时钟存在着频率差别，接收弹性buf会挤压或者延展帧间距，但是改变不能超过36bit 在晶体上都以ppm的方式表明晶体的精度，比如25MHz的晶体，精度为+-50ppm，则最大最小频率计算如下 晶体的周期为40ns，摆动周期为40ns*5/1000000=0.0002ns 最大频率为1/(40-0.0002)=25.000125000625003125015625078125 最小频率为1/(40+0.0002)=24.999875000624996875015624921875 mii接口的TX_CLK RX_CLK的频率是正常数据传输速率的25%+-100ppm，在百兆时为25MHz+-100ppm 由以上的计算方法得出浮动频率为25.0025002500250025002500250025 or 24.9975002499750024997500249975 在mii接口处，以太网的最大包为3060个clk，如果本地时钟和线路时钟相差200ppm，则接收误差为 3060*24.9975002499750024997500249975=X*25.0025002500250025002500250025 X=3059.3880611938806119388061193881 可见在极端情况下，一个最大包中相差的数据也不会超过一组，可以将缓冲buf做的比较小 在ise中查看时序报告，FPGA的25MHz时钟存在185ps的抖动，那么最差频率为 24.884907303720293641906183899465 or 25.116162250408137636569132236594 3060*24.884907303720293641906183899465=Y*25.116162250408137636569132236594 Y=3031.8253079507278835386338185889 如果两个时钟相差了太多，那么所接收的包就差太多了 两个时钟相差太多的话，就会造成帧间距改变太多，IEEE中规定的最小帧间距是96bit，在MII中相当于24组数据，如果两个PHY的时钟相差太多，就会造成两个 最大的两个数据帧连在一起 FPGA取MII的RX_DATA时可以采用比较快速的时钟 一个以太网帧，算上前导符和开始符，一共有1530个字节，最小的帧间距是12个字节。 以太网传输原始数据的速率是100M的，则一秒钟传输的数据量为100*1000*1000 bit。 以太网最大传输效率为1530/1542=0.99221789883268482490272373540856，能够传输的数据量为100*1000*1000 bit * 0.99221789883268482490272373540856883268482490272373540856 用这个结果除以1530*8，得到帧数=8106.355382619974059662775616083 SGMII也是有8B/10B的编码的，在把8bit数据编码的同时，在帧间距期间还把有效信号和错误信号编码了