《STM32详细中文资料》.pdf

  1. 1、本文档被系统程序自动判定探测到侵权嫌疑,本站暂时做下架处理。
  2. 2、如果您确认为侵权,可联系本站左侧在线QQ客服请求删除。我们会保证在24小时内做出处理,应急电话:400-050-0827。
  3. 3、此文档由网友上传,因疑似侵权的原因,本站不提供该文档下载,只提供部分内容试读。如果您是出版社/作者,看到后可认领文档,您也可以联系本站进行批量认领。
查看更多
第 1 章 ARM 及 Cortex-M3 处理器概述 第1章 ARM 及 Cortex-M3 处理器概述 ARM 在嵌入式应用领域取得了巨大的成功。从 1985 年的第一个 ARM1 原型诞生至今, 已经有几十亿个 ARM 处理器被销售到了世界各地。ARM 的成功是建立在一个简单而又强 大的原始设计之上的,随着技术的不断进步,这个设计也在不断的改进。ARM 内核、处理 器并不是单一的,而是遵循相同设计理念、使用相似指令集架构的一个内核、处理器系列。 1.1 ARM 处理器系列 每个 ARM 处理器都有一个特定的指令集架构(ISA ),而一个 ISA 版本又可以有多种处 理器实现。ISA 随着嵌入式市场的需求而发展,至今已经有多个版本。ARM 公司规划该发 展过程,使得在较早的架构版本上编写的代码也可以在后继版本上执行(即代码的兼容性)。 1.1.1 命名规则 早期 ARM 使用如图 1.1 所示的命名规则来描述一个处理器。在“ARM ”后的字母和数 字表明了一个处理器的功能特性。随着更多特性的增加,字母和数字的组合可能会改变。注 意:命名规则不包含体系结构(ISA )的版本信息。 ARM {x}{y}{z}{T}{D}{M}{I}{E}{J}{F}{-S} x——系列 y——存储管理/保护单元 z——cache T——Thumb 16 位译码器 D——JTAG 调试器 M——快速乘法器 I——嵌入式跟踪宏单元 E——增强指令(基于 TDMI ) J——Jazelle F——向量浮点单元 S——可综合版本 图 1.1 早期 ARM 命名规则 关于 ARM 命名法则,还有一些附加的要点: ARM7TDMI 之后的所有 ARM 内核,即使“ARM ”标志后没有包含那些字符,也都包 括了 TDMI 功能特性。 copy;2008 MXCHIP Corporation. All rights reserved.  1  021025  第 1 章 ARM 及 Cortex-M3 处理器概述 处理器系列是共享相同硬件特性的一组处理器具体实现。例如,ARM7TDMI 、ARM740T 和 ARM720T 都共享相同的系列特性,都属于 ARM7 系列。 JTAG 是由 IEEE1149.1 标准测试访问端口(Standard Test Access Port )和边界扫描结构 来描述的。它是 ARM 用来发送和接收处理器内核与测试仪器之间调试信息的一系列协 议。 嵌入式 ICE 宏单元 (EmbeddedICE macrocell )是建立在处理器内部用来设置断点和观 察点的调试硬件。 可综合的——意味着处理器内核是以源代码形式提供的,这种源代码形式又可以被编译 成一种易于 EDA 工具使用的形式。 随着近年来ARM 架构的产品爆炸性地涌入市场,以及对于维护架构一致性的高层次的 要求,ARM 重新组织了 ARM 架构的规范,定义了以 ARM v7 架构的 Cortex 系列。 1.1.2 ARM 处理器系列 ARM 公司设计了许多处理器,它们可以根据使用的不同内核划分到各个系列中。系列 划分是基于 ARM7 、ARM9 、ARM10 、ARM11 和 Cortex 内核。后缀数字7、9、10 和 11 表 示不同的内核设计。数字的升序说明性能和复杂度的提高。ARM8 开发出来以后很快就被取 代了。 在每个系列中,存储器管理、cache 和 TCM 处理器扩展也有多种变化。ARM 继续在可 用的产品系列和每个系列内部的不同变种两方面做进一步开发。 表 1.1 总结了各种处理器的不同功能特性。值得注意的是,指令集架构( ISA )是体现 CPU 核性能特点的重要因素,如采用 v5TEJ 架构的 ARM926EJ-S 与采用 v4T 架构的 ARM920T 处理器,在相同的工作频率下,前者的处理能力要高得多。 表 1.1 ARM 处理器不同功能特性 CPU 核 MMU/MPU Ca

文档评论(0)

ghfa + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档