基于VHDL的数字闹钟毕业设计论文.docVIP

摘 要 随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功能数字闹钟的思路和技巧。在Quartus 11开发环境中编译和仿真了所设计的程序，并逐一调试验证程序的运行状况。仿真和验证的结果表明，该设计方法切实可行，该数字闹钟可以实现调时定时闹钟播放音乐功能具有一定的实际应用性。 关键词： 闹钟 FPGA VHDL  目 录 摘 要 I 目 录 III 第一章 选题背景 1 1.1选题研究内容 1 1.2课题研究功能 1 1.3课题相关技术应用 1 第二章 FPGA 简介 3 2.1 FPGA概述 3 2.1.1 FPGA基本结构 3 2.2 FPGA编程原理 3 2.3 FPGA设计流程 4 第三章 数字闹钟整体方案设计 7 3.1 数字闹钟整体设计 7 3.1.1数字闹钟各部分作用 7 3.2 数字钟的工作原理 7 第四章 模块电路设计 9 4.1模块电路图设计 9 4.2各模块电路设计 9 第五章 实验结果 16 5.1实验概述 16 5.