CMOS 运放设计和几何规划优化方法及研究.pdf

CMOS 运放的设计和几何规划优化方法研究 目录 摘要··········································2 第一章 绪论··································2 第二章 两级运算放大器 §2.1 电路及设计指标 ······················3 §2.2 性能参数与约束条件的简略分析 ·········4 第三章 手工设计及仿真结果 §3.1 手工计算 ···························10 §3.2 结合 HSPICE 模拟调整参数值 ··········13 §3.3 运放的仿真测试结果 ··················14 第四章 几何规划(GP)优化方法设计运放 §4.1 GPCAD 简介 ·························18 §4.2 几何规划优化设计 ····················19 §4.3 Mosek 标准格式的公式整理 ·············22 §4.4 优化结果 ····························29 §4.5 设计不足与讨论 ······················31 附录··········································32 ···35 参考文献··································· 致谢··········································35 1 CMOS 运放的设计和几何规划优化方法研究 摘要 随着 SOC、混合信号集成电路的发展，作为数字芯片与外部世界的接口电路——模拟 集成电路的设计变得越来越重要。但随着电路复杂性的不断提高以及设计周期的限制，一直 以来采用的以经验为主的设计方法已经越来越不能适应集成电路产业的高速发展，本文就介 绍了一种采用数学最优化方法——Geometric Programming(几何规划)对两级运放的设计进 行优化的方法。通常情况下，我们采用手工计算与 SPICE 仿真相结合的方法来设计运放。 但在这个过程中，有些参数的选取完全就要靠设计者的经验，因而最终得到的结果往往只是 局部的最优解。而几何规划（GP ）方法是根据设计要求，通过运放设计的一般步骤，得到 需要优化的目标函数以及它的一系列约束不等式、约束等式，然后将它们转化成一个几何规 划问题，最后采用数学优化求解方法求得一个全局最优解。 关键词： 模拟集成电路 CAD、运算放大器、Geometric Programming、几何规划优化 第一章 绪论 随着集成电路的发展，电路设计已经与EDA 工具密不可分。在数字集成电路的设计领 域，逻辑综合与自动布局布线的设计方法已经非常成熟；然而到目前为止，仍然没有一个成 熟的模拟电路 CAD 解决方案。在研究领域，许多学者提出了各种各样的优化算法，致力于 解决模拟电路的自动综合技术。Geometric Programming （几何规划）优化设计方法就是其中 的一种。该优化方法的基本思想是把模拟电路的性能指标转化成数学程序，从而运用数学方 法来解决其电路最优配置问题。由于运放在 SOC、大规模混合集成电路等中的应用极其广 泛，在不同的使用场合需要不同的性能要求，若使用手工设计与 SPICE 仿真相结合的方法， 就不得不对每一个具体的性能指标都从头开始设计，不仅费时、费力，还不一定能够得到最 优的设计结果；而采用几何规划