分数计数器的实现方案.pdfVIP

维普资讯 分数计数器的实现方案 姚行洲 一 、 计数器是数字电路 (或设备)中最常用的一种时序逻辑部件，它的主要功能是对数 字脉冲信号进行计数，以及对某些系统进行顺序控制。计数器的状态图结构如图一所示。 起始状态 @一 ①一 @一 @一 ④ 1 』 (一 ) …… 一 ⑦ 一 @—一 @ 图一 计数器状态图 图中 为计数电路中所用触发器的个数。系统运行时总是从某一起始状态出发，井周而复 始的循环，一次循环中 包含的状态数称为计数器的模 (或进制)。计数器工作时相当于一个 除法器，输入脉冲是被除数，模是除数，输出脉冲则是商数。商数为整数值则称为整数计数 器，商数为分数则称为分数计数器 (或者说电路中输入时钟频率是所需输出脉冲频率的整数 倍时为整数计数器，否则为分数计数器)下面介绍一种较为简单容易实现的分数计数器构成 方法。 、 二 在用一般计数器构成分数计数器时，将计数器的输出函数按照所需分频数进行设计 分数计数器的分数模数表见表一 (部分方案)，表的左侧是被除数．即计数器有效循环中的脉 冲数，表的上部为除数，即计数器一个循环内要求输出的脉冲数，表中填写的是能够得到的 各种分数模。在设计时首先从表的左侧查出相应的整数模 (被除数)，用这个数设计一个整数 模计数器；从表的上部查出应输出的脉冲数，对应表内的数为所要设计的计数器的分频数。根 据表中的数据，在设计时，可先画出所需分数计数器的工作波形，再设计输出函数，画出逻 辑电路囤。 表一 分数模数表 2 4 5 6 7 8 9 10 l1 ÷ 4 l上 z÷ 号 ÷ 56 北京广播电枧太学学报 维普资讯 续表 2 3 8 9 l0 1l 6 ÷ 7 s寺 z告 ÷ ÷ ÷ 8 z号 詈 9 ÷ z÷ 詈 导 告 s÷ 孚 告 s÷ 。号 z÷ z÷ ÷ 1丁4 号 告 击 号 孚 击 三、介绍几个分数计数电路 1．模1号计数器 从分数模数表中查出，需设计一个3进制计数器 (被除数为3)，电路输出2个脉冲 (除 数为2)，分频数为3／2，即电路输入3个脉冲时，输出2个脉冲。计数器的工作波形见图二。 得到输出信号，的方程：f=cp ·奄 (注：这里选择在第一、三个时钟时输出2个脉冲，得到的输出信号为最简形式，也可选择其 它形式的输出，但 ，函数要复杂些)。电路如图三，先设计模3计数器，再连接输出信号．结 果为1 计数器。 cP f 于 图二模l专计数器