《形式验证中同步时序电路的VHDL描述到S2-FSM的转换》.pdfVIP

计算机辅助设计与图形学学报990302 计算机辅助设计与图形学学报 JOURNAL OF COMPUTER-AIDED DESIGN COMPUTER GRAPHICS 1999年　第3期　No.3　 1999 2 形式验证中同步时序电路的VHDL描述到S -FSM 的转换 贝劲松　李洪星　边计年　薛宏熙　洪先龙 　　摘要　符号模型检查(Symbolic Model Checking, SMC)是一种有效的形式验证方法. 该方法主要有2个难点：一个是建模，即如何建立并用有限内存来表示电路的状态机模 型；另一个是在此模型基础上的验证算法. 由于验证时间和有限状态机模型的大小是直 接相关的，因而模型的大小就成为SMC中的关键问题.本文提出一种基于同步电路行为 描述的新的有限状态机模型S2-FSM，并