基于SOPC的脑电信号实时处理.docVIP

基于SOPC的脑电信号实时处理 ( 2012/7/6 14:01 ) 脑电信号是人体重要的生理信号，近年来，随着脑机接口的逐步兴起和使用，脑电信号的实时性处理要求也越来越高，脑电信号实时处理的应用，使人们可以直接通过脑来表达想法或操作其他设备，而不需要通过语言或肢体的动作，这对肢体残缺的人来说有着极其重要的意义。 目前，国内外对脑电信号的处理基本上都是基于上位机进行处理。文中提出了一种全新的设计方案：基于SOPC的脑电信号实时处理。SO PC(System on a Programmable Chip)称为可编程片上系统，是基于可编程逻辑器件(FPGA或CPLD)的可重构的SOC。利用FPGA的可编程逻辑资源，按照系统功能需求来添加接口功能模块，既能实现目标系统功能，又能降低系统的成本和功耗。这样就使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统；同时，嵌入式Nios软核又可以方便的完成对数字信号处理模块的控制和数据的读写和存储。 1 系统结构 文中的设计系统主要有信号预处理模块、A／D转换模块和数据处理与存储模块3大部分组成。其中A／D转换模块和数据处理与存储模块是基于SOPC系统实现，是本文重点。核心控制芯片采用ALTERA公司生产的Cyclone系列的FPGA，它实现对外围电路的控制和数据的处理与存储。系统总体结构如图1所示。 1．1 信号预处理 脑电信号是很微弱的差模信号，具有低频率，低幅度的特点。并且具有很强的背景噪声和干扰，因此在采集前必须经过必要的预处理，使其达到AD转换的精度要求。所以前端预处理模块有：前置放大器、50 Hz陷波器、高低通滤波器和主放大器等组成。人脑神经活动自发产生的生物电信号通过脑电极进入仪器的前置放大器，在经过低通滤波器滤波，50 Hz陷波器和固定增益放大，最终抑制50 Hz以上的干扰信号，提取脑电信号。 1．2 设置ADC采样率 本系统选用ADS1258作为模数转换器，ADS1258是TI公司推出的一款高精度、低功耗、低噪声的16通道(多路复用的)24位△-∑型模数转换器(ADC)，其内部集成了输入多路复用器、模拟低通滤波器、数字滤波器等功能。内部有多种控制寄存器，用户通过不同的配置得到不同的A／D采样速率、采样模式、A／D转换精度等。 ADS1258在自动通道扫描工作模式下最高转换速率可达每通道23．7 kSPS，是目前转换速率极高的模数转换器；转换时功耗仅42 mW，24位分辨率，可在5 V单电源条件下工作，参考电压可以设置为0～5 V。模拟输入多路复用器可配置成8路差分输入或16路单极输入，多路复用器的输出可通过外部获得，这就能在ADC输入之前采用共享的信号调节通道。使用SPI接口进行功能配置和数据传输，实验证明它能满足信号采集与处理的系统需求。 1．3 FPGA处理 脑电信号传统处理方法有Wigner分布、小波分析、神经网络、非线性动力学以及独立分量，而脑电信号通常还会产生基线漂移和50 Hz交流及高次谐波干扰，因此还需要对信号进行数字滤波，以增强抗干扰能力。与传统的DSP相比，FPGA具有可重构、低成本和低功耗的优势，尤其是在多通道数据的采集和处理上，FPGA利用天然的并行架构，将发挥出一个至几个数量级的优势。ALTERA公司的SOPC Builder可以帮助开发者很容易完成系统的SOPC硬件平台。用户根据已有的硬件系统结构编写信号处理的算法程序，最终在FPGA上实现。 2 SOPC硬件结构 文中的核心控制芯片采用ALTERA公司的Cyclone系列型号为EP2C8020818N的FPGA芯片。该芯片有8 256个逻辑单元，内置18个嵌入式18x18乘法器，2个PLLs，完全满足本设计的需要。此系列芯片支持Nios32位嵌入式软核处理器，该处理器系统包括一个可配置NiosCPU软核、与CPU相连接的片内外设和存储器以及与片外存储器和外设相连的接口等。所有组件在一个FPGA芯片上实现。SOPC硬件系统结构如图2所示。 整个系统以Nios软核处理器为主，Avalon总线为核心，各个外设端口挂接在Avalon总线上。通过Avalon总线，Nios主设备控制各从设备。Avalon总线支持多个总线主外设，允许在单个总线事务中在外设之间传输多个数据单元。这一多主设备结构为构建SOPC系统提供了极大的灵活性，并且能够适应高带宽的外设。 在设计过程中，充分考虑SOPC系统的特色，充分发挥了SOPC系统在数字信号处理中的并行运算优势和Nios自定义指令加快程序运行速度的优势。图3为本系统的SOPCbuilder组件列表图：主要是用SOPC Builder选取合适的CPU、存储器、及外围器件，外围器件包含系统自带的如定时器，SPI接口核等，也包含用户自定义