PLD与数字系统设计 李辉 第4章 ISE 5.1i开发系统.pdfVIP

第4章 ISE 5.1i开发系统 第4章 ISE 5.1i开发系统 4.1 设计流程 4.2 工程管理用户界面 4.3 VHDL的输入方法 4.4 基于电路原理图输入的设计方法 4.5 状态转换图描述状态机 4.6 硬件描述语言和电路原理图混合输入方式 第4章 ISE 5.1i开发系统 4.1 设 计 流 程 一般采用CPLD或FPGA 芯片设计电子系统时，从 设计输入到将调试后的程序下载到CPLD或FPGA 芯片 的工作流程如图4-1所示。 第4章 ISE 5.1i开发系统 利用ISE 5.1i开发系统，从设计输入(例如，选择 VHDL输入)到将调试后的程序下载到CPLD或FPGA芯 片的步骤如下： (1) 双击ISE 5.1i开发系统的项目导航器图标 启 动开发系统，创建一个新的工程项目，选择 “File ”→“New Project ”，输入工程项目存放的路径和 工程项目文件名。