新数字电子技术基础与技能 教学课件 李响初 第3章 触发器.pptVIP

第3章 触发器 3.3 集成触发器简介 * * 在线教务辅导网： 教材其余课件及动画素材请查阅在线教务辅导网 QQ:349134187 或者直接输入下面地址： 3.1 RS触发器 3.2 JK触发器和D触发器 * 3.1.1 基本RS触发器 基本RS触发器是触发器电路中结构形式最简单的一种。实际应用时，通过扩展其基本逻辑功能可以实现多功能触发器开发与应用。 【电路结构】基本RS触发器由两个交叉耦合的与非门连接而成，其逻辑图及逻辑符号如图3-2所示。图中、为触发信号输入端。、为互补输出端，当=1，=0时称为触发器的1状态，记为=1；当=0，=1时，称为触发器的0状态，记为=0。这两种状态与二进制数码的1和0相对应。 【逻辑功能】 图3-2中，根据与非门逻辑关系，按照触发信号输入端的不同组合不难看出： （1）当=0，=1时，触发器置0。 因，G2输出=1，同时G1的输入端均为高电平，输出=0，触发器处于0状态。使触发器处于0状态的输入端称为置0端或复位端（Reset）。 （2）当=1，=0时，触发器置1。 因=0，G1输出=1，同时G2的输入端均为高电平，输出=0，触发器处于1状态。使触发器处于1状态的输入端称为置1端或置位端（Set）。 （3）当=1，=1时，触发器保持原状态不变。 当触发器的现态为0态时，=0反馈到G2输入端，使G2输出=1，=1反馈到G1输入端使G1输出=0，即触发器处于0状态。同理，当触发器的现态为1态时，通过反馈也将使触发器处于1状态。 （4）当=0，=0时，触发器状态不确定。 此时，触发器的输出==1，即不是定义的1状态，也不是定义的0状态。而在和同时由0变为1时，由于G1和G2电气性能上的差异，其输出状态无法确定。因此，在正常工作时基本RS触发器输入信号应遵守+=1的约束条件。 3.1.2 同步RS触发器 在数字系统中，一般包含多个触发器，为协调各部分工作，通常要求某些触发器的工作状态按照一定的时间节拍变化，这就要求触发器的状态转换时刻受时钟脉冲CP(Clock Pulse)的控制，而转换到何种状态由输入信号决定。时钟脉冲在这类触发器电路中起时间同步的作用，常称为同步时钟。 具有时钟脉冲控制的触发器统称为时钟触发器，又称同步触发器或钟控触发器。常用的有同步RS触发器、同步JK触发器、同步D触发器等类型。本节以同步RS触发器为例，介绍该类型触发器的电路结构及逻辑功能。 【电路结构】 同步RS触发器是各类型同步触发器的基本电路形式，其逻辑图及逻辑符号如图3-5所示。其中G1、G2构成基本RS触发器，G3、G4构成触发导引电路。CP为时钟脉冲输入端，简称钟控端或CP端，R为置0输入端，S为置1输入端。 【逻辑功能】由图3-5可见，当CP=0时，触发导引门G3、G4被封锁，输出均为1，由G1、G2构成的基本RS触发器保持原状态不变，即同步RS触发器的状态不变。 当CP=1时，触发导引门G3、G4解除封锁，S、R信号通过门G3、G4反相后形成和加到由G1、G2构成的基本RS触发器触发信号输入端，使和的状态跟随输入信号S、R的变化而变化。同步RS触发器的状态转换真值表如表3-3所示。 从表3-3可见，只有CP=1时触发器输出端的状态才受输入信号的控制，而且在CP=1时其状态转换真值表和基本RS触发器的状态转换真值表相同。同时，在R=S=1时，触发器的输出状态不确定，为了避免出现这种情况，输入信号需要遵守RS=0的约束条件。 化简表3-3所示状态转换真值表，可以得到在CP=1时描述同步RS触发器状态转换规律的状态方程及状态方程成立的条件(即对R、S输入信号的约束条件)为 式中，RS=0为约束条件。 同理，根据表3-3可以得到在CP=1时同步RS触发器的状态转换图，如图3-6所示。 由图3-6可知，如果触发器现态=0，则当输入信号满足R=0,S=1条件时，触发器转移到次态=1；当输入信号满足R=Ф,S=0条件时，触发器保持0状态。同理，如果触发器现态=1，当输入信号满足R=1,S=0或R=0,S=Ф条件时，触发器转移到次态=0或保持1状态。 同步RS触发器的显著特点是在CP=1时，接收信号。但由于CP=1时，S、R仍然直接控制输出端的状态，故S、R之间存在约束。且同步触发器存在空翻（指一个CP脉冲作用期间发生多次状态转换）现象，抗干扰能力差。 例3-2 在图3-5a所示同步RS触发器电路中，已知CP、输入信号S、R电压波形如图3-8所示，试画出和端对应的电压波形。设触发器的初始状态为=0。 根据前面的分析，可以总结触发器具有如下特性。 （1）记忆特性 触发器的次态输出不但与输入信号（如、）有关，而且和原来触发器的状态 有关。 （2）双状态特性 触发器一般有两个互补输出端和，并