- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
图6-15 具体(W/L)的与门 测试结果如下: 6.3 电路仿真 6.3.1 Cadence电路图Spectre/Hspice仿真流程 1. 方式一 (1) 在Edit Schematic窗口中选择菜单项Tools→Analog Artist, 再选择Analog Artist→Simulation,在出现的菜单中把Simulator选择为Spectre或Hspices,点击OK按钮使Spectre或Hspices窗口出现。 (2) 选择Spectre或Hspices窗口的Setup→Environment,在Model Path中填入器件模型的路径,然后点击OK按钮。选择Analysis→Choose,点选Transient, 填入仿真开始、结束时间和时间间隔,点击OK按钮。如果有多个模型参数合在一个文件内, 则在Include File一栏内填入该模型文件的完整路径及文件名。 (3) 开始仿真。选择Spectre或Hspices窗口的Stimulate→Run, 对电路图进行仿真,若仿真不成功,可根据Spectre或Hspices窗口的提示做有关的修改。仿真成功后,选择Result→Modify Plot Set→Modify,然后在电路图中点中需要显示波形的信号, 再选择Result→Plot Transient观看仿真结果波形。 (4) 在波形窗口中选择Plot Option→Strip可把各种波形分开显示,若再选Plot Option→Composite,则各波形又合在一起显示。若选择Axis→Axis Option,并在出现的菜单中点Display Grid, 就可给波形加上带有刻度的框,以方便波形的测量。 2. 方式二 (1) 按方式一的步骤(1)、(2)使Spectre窗口出现, 选择Edit菜单项,在出现的窗口中填入激励文件名,再点击OK按钮即可进入编辑环境编辑激励文件。文件编好并检查通过后,可选择Setup→Environment, 在Stimulus File中填入已经编好的激励文件名, 再按方式一的步骤(3), (4)进行仿真, 测试。 (2) 当激励文件已经存在时, 可直接选择Setup→Environment, 在Stimulus File中填入已经存在的激励文件名,再按方式一的步骤(3), (4)进行仿真, 测试。 (3) 激励文件内容主要包括对电源, 输入信号, 输出负载的描述。对电源的描述如下: v0[#vdd!][#gnd!] vsource type=dc dc=5 “v0”是给电源起的名称,方括号内的内容表示电源接在vdd和gnd之间,“vsource”表明电源是电压源,类型是直流,值为5伏。 对输入激励信号的描述也类似: v1[#/word][#gnd!]vsource type=pulse val0=0 val1=5 period=40n rise=0.1n fall=0.1n width=20n “/word”表示信号从电路中名称为word的输入端输入, “pulse”表明电压源是脉冲型的, “val0”和“val1”指明低电平和高电平的值, “rise”和“fall”表示脉冲的上升和下降时间, “period”是信号的周期,“width”是脉冲宽度。 同样也可以写出对负载的描述: c0[#/out][#gnd!] capacitor c=50f m=1 “capacitor”表明负载是电容, “c”是电容值, “m”是multiplier的缩写。 6.3.2 Hspice仿真流程及激励编写规范 Hspice仿真能够验证带有具体宽长比的CMOS电路是否满足提出的设计要求。如若满足设计要求,我们可通过相应的激励编写,提取CMOS电路的电学参数; 如若不满足设计要求, 我们需对CMOS电路进行调整,直至测试结果达到我们的设计要求时,再提取CMOS电路的电学参数。 对CMOS电路进行Hspice仿真时可在两种环境下进行:一种是Cadence集成窗口下的Hspice仿真,这时所有的操作都在相应的窗口下进行,测试激励编写严格,观察仿真波形较为方便; 另一种是独立环境下的Hspice仿真,这时,所有的操作都采用命令行格式,观察测试波形不太方便,但测试激励编写灵活, 仿真测试的效率高。 这两种环境下的仿真结果相同。 在开始仿真之前,首先要配置Hspice仿真环境。系统管理员在设
您可能关注的文档
- 新Verilog HDL数字集成电路设计原理与应用 教学课件 蔡觉平_ 第4章.ppt
- 新Verilog HDL数字集成电路设计原理与应用 教学课件 蔡觉平_ 第5章.ppt
- 新Verilog HDL数字集成电路设计原理与应用 教学课件 蔡觉平_ 第6章.ppt
- 新Verilog HDL数字集成电路设计原理与应用 教学课件 蔡觉平_ 第7章.ppt
- 新Verilog HDL数字集成电路设计原理与应用 教学课件 蔡觉平_ 第8章.ppt
- 新Verilog HDL数字设计教程 教学课件 贺敬凯 全书 第1章 Verilog HDL数字设计综述.ppt
- 新Verilog HDL数字设计教程 教学课件 贺敬凯 全书 第2章 Verilog HDL基本概念.ppt
- 新Verilog HDL数字设计教程 教学课件 贺敬凯 全书 第3章 Verilog HDL常用建模方法.ppt
- 新Verilog HDL数字设计教程 教学课件 贺敬凯 全书 第4章 Verilog HDL常用电路设计.ppt
- 新Verilog HDL数字设计教程 教学课件 贺敬凯 全书 第5章 同步有限状态机设计.ppt
- 新VHDL复杂数字系统设计 教学课件 金西 第6-8章 第8章.ppt
- 新VHDL复杂数字系统设计 教学课件 金西_ 第1章.ppt
- 新VHDL复杂数字系统设计 教学课件 金西_ 第2章.ppt
- 新VHDL复杂数字系统设计 教学课件 金西_ 第3章.ppt
- 新VHDL复杂数字系统设计 教学课件 金西_ 第4章.ppt
- 新VHDL复杂数字系统设计 教学课件 金西_ 第5章.ppt
- 新VHDL硬件描述语言与数字逻辑电路设计 第三版 侯伯亨1 6 第1章.ppt
- 新VHDL硬件描述语言与数字逻辑电路设计 第三版 侯伯亨1 6 第2章.ppt
- 新VHDL硬件描述语言与数字逻辑电路设计 第三版 侯伯亨1 6 第3章.ppt
- 新VHDL硬件描述语言与数字逻辑电路设计 第三版 侯伯亨1 6 第4章.ppt
最近下载
- 县城排水防涝提升改道工程监理细则.docx VIP
- 新版DFMEA&PFMEA表格模板.xlsx VIP
- 人教版高中物理必修第三册精品课件 第9章 静电场及其应用 专题提升二非点电荷电场强度的求解、电场线和轨迹问题.ppt VIP
- 创伤性休克的治疗 治疗创伤性休克的偏方 如何治疗创伤性休克.doc VIP
- 全国职业大赛(中职)ZZ032建筑信息模型建模赛题第9套.docx VIP
- 医共体综合服务能力提升建设项目可行性研究报告.docx
- GB_T 1348—2019《球墨铸铁件》标准解读.pdf VIP
- 三溴化硼BBr3.doc VIP
- 西安地铁丰庆路基坑围护结构施工方案设计.doc
- 高一【美术(人美版)】抒情与写意——文人画-课件.pptx VIP
文档评论(0)