新微型计算机原理与接口技术 教学课件 吕林涛 主编 梁莉 宋继红 副主编 第四章.pptVIP

4.2.2存储器地址译码方法 4.2.2存储器地址译码方法 2.地址译码电路的设计 存储器地址译码电路的设计一般遵循如下步骤： 1) 根据系统中实际存储器容量，确定存储器在整个寻址空间的位置。 2) 根据所选用存储芯片的容量，确定译码方法并画出相应的地址位图。 3) 选用合适器件，画出译码电路图。  【例4.1】某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中，ROM区采用容量为2KB的EPROM芯片，RAM区采用容量为1KB的静态RAM芯片。试设计该存储器的地址译码电路。 4.2.2存储器地址译码方法 按照设计的一般步骤，设计过程如下： 1) 该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H～3FFFH。其中0000H～1FFFH为EPROM区，2000H～3FFFH为RAM区。 2) 根据所采用的存储芯片容量，确定译码方法并画出相应的地址位图。由于EPROM芯片与RAM芯片的存储容量不同，所以用于片内寻址的地址位数也不同。EPROM芯片容量为2KB，需要11位地址；RAM芯片容量为1KB，只需要10位地址。这就使得用于片选控制译码的地址位也不相同。对这类译码问题通常有两种解决方法：一种方法是用各自的译码电路分