芯片测试时如何减少电源电压波动之手法.pdfVIP

维普资讯 半导体 芯 }gli-z[g,]ggIn-1濂 电源电压波动之手法 爱德万测试 (苏州)有限公司上海分公司 朱海平 爱德万测试有限公司 (日本) 桥本好弘 爱德万测试有限公司 (日本) 原道雄 摘 要：随着半导体芯片的电源低电压化及测试高速化的发展 ，电源电流的变化也越来越大，由此在芯片测试时对电源 电压波动抑制的要求也越来越高。为了在各种测试条件下都能给被测芯片提供更稳定的电源电压，我们开发了一种模块化的 解决方法。该模块仅需简单连接在芯片测试用loadboard上，即能实现为芯片提供高速电流，并将电压波动抑制在50mV 范围之内。接下来将结合模块实际使用情况来对该模块改善芯片正常动作环境范围进行介绍。 Abstract：Improvinqthevoltaqerequlationisrequiredbecausethechanqeofcurrenthasbeenincreasedbyperforminq thehiqh—speedcurrentsupplyandtheadvancedtestmethod，whilethesemiconductorsupplyvoltaqeisbeinqlowered Wedevelopedamodulethatimprovestheresponsecharacteristicofthepowersupply．Thehiqh—speedcurrentsupply todevicesandthevoltaqerequlationoflessthan50mVcanbeachievedonlybyincludinqthismoduleinadevice nterface．Weintroducethismodulebecauseweverifiedthatthedeviceoperatinqranqe，whichdependsonthevoltaqe requlation，improvedbyincludinqthemodule 关键字 ：芯片测试 ；电源电压波动 ；模块 Keywords：deviceexamination powersupplyvoltaqedrop，module ， 1前 目 CMOS芯片的发展趋势是小型化、多功能化、高 速、低价及高品质。线宽的缩小使得SoC (System on Chip)技术得以实现，封装技术的提高使得SiP(System nPackage)也成为可能。为实现高速化及低功耗化的 发展。芯片的工作电源 电压也逐渐降低 。同时为了降低 测试成本，DFT(DesignforTestability)设计也开始被 广泛采用，许多芯片 内部已经搭载了自诊断回路 SCAN 及BIST (BuiltinSelfTesio 半导体芯片动作时电源电流会发生变化，尤其是 低电压芯片。电源电流变化更大。在测试时就会发生由 图1、电源的动态负载变化 于 电源响应性能不足而导致 电压波动现象，从而造成芯 片无法正常动作影响测试结果。由此电源电压波动的抑 制需求变的越来越必要。