电子科技大学《数字电路》考研辅导班课件.ppt

* * 计数器： 用移位寄存器实现。环形、扭环形。 要实现一个模为8的计数器，至少需要（ ）个触发器；若用环形计数器实现，需要（ ）位移位寄存器，或用（ ）位移位寄存器构成的扭环形计数器实现。 n个触发器构成的最大长度线性移位寄存器型计数器（LFSR），其计数长度为（ ）。 4位扭环形计数器（初始状态为0000）的输入端时钟频率为16kHz，其输出端信号的频率为 ( )，占空比为 ( )。 * 例：用2片74x74（含4个D触发器）设计以下电路： 1）异步二进制加法计数器； 2）在1）的基础上用清0法构成模12的加法计数器。 3）异步二进制减法计数器； 4）在3）的基础上用置数法构成模10的计数器。 * 计数器： * * 序列检测器： 试画出1101序列检测器的状态图或状态表。（可重叠，不可重叠） 设计一个同步时序电路，该电路具有一个输入和一个输出。每输入4位码后，电路返回到初始状态；在这4位输入码中，当且仅当其为1100时，输出为1，否则，输出为0。试拟出原始状态表。（8421BCD码检测器？） 设计一个序列检测器，完成下面功能：当连续输入的5位数据中前3位为101，且包含1的个数大于等于3时，输出为1；否则输出为0。试写出Mealy型最简状态转换图（表）。 * * 序列检测器： 例：设计一个同步时序电路，该电路具有两个输入X、Y和一个输出Z。在连续两个或两个以上的时钟脉冲作用期间，若输入X、Y保持不变并且取值相异时，输出Z=1；否则，输出Z=0。试列出原始状态表和最简状态表。 利用D触发器构成移位寄存器，加上必要门电路设计一个序列信号检测电路，该电路有一个串行数据输入端和一个检测输出端；每当接收到“11100”数据串时，输出高电平，否则输出低电平；画出电路连接图。 * * 序列发生器 —— 用于产生一组特定的串行数字信号 计数器+组合电路 反馈移位寄存器 例：用一片74X163和一片74X151及一个逻辑门电路设计1001011序列发生器。 例：试用74x161、74x151及少量与非门实现如下功能：当S=0时，产生序列1011010；当S=1时，产生序 * * 序列发生器 例：利用尽量少的D触发器连接成移位寄存器，设计必要的反馈组合电路构成一个序列信号发生器，该电路能够循环输出“1110010”的数据串；要求采用最小风险设计。 若序列为“1101011”呢？ 例：利用通用移位寄存器74×194和多路复用器74×151及合适的非门实现0111010001序列发生器。（注意：74X194的4个输出端都能输出该序列，必须画逻辑图） * * 列出下图中的状态图的所有二义性（提示：找出未覆盖的和重复覆盖的输入组合）。 * * 试用4位双向移位寄存器74x194设计完成一个频率相同的四相脉冲发生器，四相脉冲Q3、Q2、Q1、Q0输出波形如图所示。（2011年考研题） 用扭环型计数器实现 * 设计一个同步时序电路，完成二进制数Ａ和Ｂ的串行加法（设输入低位在前，完成： ( 1 ) 如果采用米里(Mealy)型时序电路，作出最简状态转化/输出表； ( 2 ) 如果采用摩尔(Moore)型时序电路，作出最简状态转化/输出表。 * 用一片74x194和一片74x151及一个或非门设计一个双序列发生器，能分别在输出端Y1和Y2上产生00011和10101序列。要求电路能够自启动（最小风险设计）。（共10分） 用一片74x194和一个或非门产生00011序列；（6分） 在（1）的基础上只加一片74x151，产生10101序列。（4分） 写出设计过程，完成电路图，在图上标出Y1、Y2。  * 1、由双四选一多路选择器74x153（功能表如表1所示）和D触发器构成的同步时序电路如图3所示，分析该电路。（15分） （1）写出激励方程式、输出z的方程式。 （2）写出转移/输出表、状态/输出表（状态Q2Q1Q0＝000~111使用状态名A~H）。 （3）写出在复位信号reset由有效变为无效后的连续10个时钟周期，输出z的值。 图3 * 2、74x163为4位二进制同步加计数器，其电路连接如图4所示，请完成图5中z的波形图（假设器件的延迟时间相对于时钟周期可忽略不计）。74x163的功能表如表2所示。（5分） 图4 CLK CLR_L LD_L ENP ENT 功能 ? 0 X X X 同步清0 ? 1 0 X X 同步预置数 ? 1 1 0 1 保持 ? 1 1 x 0 保持，RCO=0 ? 1 1 1 1 计数 表2 74x163的功能表 图5 * 设计一个米立（