基于vhdl的数字频率计的设计与仿真_（本科）毕业论文设计.docVIP

基于VHDL的数字频率计的设计与仿真 1 引言 1.1 设计背景 随着计算机技术和半导体技术的发展，传统的硬件电路电路设计方法已大大落后于当今技术的发展，一种崭新的、采用硬件描述语言的硬件电路设计方法已经兴起，这是电子设计自动化（EDA）领域的一次重大变革。目前，广泛使用的硬件描述语言 VHDL(Very Speed Integrated Circuit Hardware Description Language)和Verilog HDL；它们先后被批准为国际标准语言。据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计，VHDL的应用已成为当今以及未来EDA解决方案的核心，而且是复杂数字系统设计的核心。 数字频率计[1]是电子测量与仪表技术最基础的电子仪表类别之一，它是一种用十进制数字显示被测信号频率、周期、占空比的数字测量仪器，是在数字电路中的一个典型应用；实际的硬件设计的多功能数字频率计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差，随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整大大简化，提高整体个系统的性能和可靠性；它是计算机、通信设备、音频视频等科研生产领域不可缺少的测量仪器。采用VHDL编程设计实习的多功能数字频率计，具有体积小，可靠性高，功耗低的特点；整个系