西安电子科大【数字电路与逻辑设计】第3章.ppt

第3章 常用组合逻辑电路及MSI组合电路模块的应用 3.1 编码器和译码器 3.2 加法器和比较器 3.3 数据选择器和数据分配器 3.1 编码器和译码器 3.1.1 编码器 用由0和1组成的二值代码表示不同的事物称为编码,实现编码功能的电路称为编码器。常见的编码器有普通编码器、优先编码器、二进制编码器、二—十进制编码器等等。在普通编码器中,输入信号是相互排斥的,任一时刻都有而且只有一个输入信号出现。 在优先编码器中,允许两个或两个以上的信号同时出现,所有输入信号按优先顺序排队,当有多于一个信号同时出现时,只对其中优先级最高的一个信号进行编码。用n位0、1代码对2n个信号进行编码的电路称为二进制编码器。用二进制代码对0~9十个十进制符号进行编码的电路称为二—十进制编码器。 1.二进制普通编码器 用n位二进制代码对2n个相互排斥的信号进行编码的电路,称为二进制普通编码器。三位二进制普通编码器的功能是对八个相互排斥的输入信号进行编码,它有八个输入、三个输出,因此也称为8线-3线二进制普通编码器。图3―1是8线-3线二进制普通编码器的框图,表3―1是它的真值表。表3―1只列出了输入I0~I7可能出现的组合,其他组合都是不可能发生的,也就是约束。约束可以表示为 IiIj 0 i≠j,i,j 0,1,…,7 利用约束条件IiIj 0 i≠j,i,j 0,1,…,7 和公式 对上述表达式进行化简,可以得到: Y2 I4+I5+I6+I7 Y1 I2+I3+I6+I7 Y0 I1+I3+I5+I7 图3―2是用与非门实现的逻辑图。 2.二进制优先编码器 用n位二进制代码对2n个允许同时出现的信号进行编码,这些信号具有不同的优先级,多于一个信号同时出现时,只对其中优先级最高的信号进行编码,这样的编码器称为二进制优先编码器。8线-3线二进制优先编码器的框图如图3―3所示,表3―2是它的真值表。在真值表中,给I0~I7假定了不同的优先级,I7的优先级最高,I6次之,I0的优先级最低。真值表中的“×”表示该输入信号取值无论是0还是1都无所谓,不影响电路的输出。 由表3―2真值表可以写出如下逻辑表达式: 利用公式 对表达式进行化简,可以得到: 3. 8421BCD普通编码器 用四位8421二进制代码对0~9十个相互排斥的十进制数进行编码的电路称为8421BCD普通编码器。它有十个输入、四个输出。图3―5是8421BCD普通编码器的框图,表3-3是它的真值表。表3―3中只列出了输入I0~I9可能出现的组合,其他组合都是不可能发生的,也就是约束,约束可以表示为 IiIj 0 i≠j,i,j 0,1,…,9 由表3―3真值表可以写出如下逻辑表达式: 利用约束条件IiIj 0 i≠j,i,j 0,1,…,9 和公式 对上面的表达式进行化简,可以得到: Y3 I8+I9 Y2 I4+I5+I6+I7 Y1 I2+I3+I6+I7 Y0 I1+I3+I5+I7+I9 图3―6是用与非门实现的逻辑图。 4. 8421BCD优先编码器 用四位8421二进制代码对0~9这十个允许同时出现的十进制数按一定优先顺序进行编码,当有一个以上信号同时出现时,只对其中优先级别最高的一个进行编码,这样的电路称为8421BCD优先编码器。8421BCD优先编码器的框图如图3―7所示,表3―4是它的真值表。在真值表中,给I0~I9假定了不同的优先级,I9的优先级最高,I8次之,I0的优先级最低。真值表中的“×”表示该输入信号取值无论是0还是1都无所谓,不影响电路的输出。 由表3―4的真值表可以写出如下逻辑表达式: 利用公式 对表达式进行化简,可以得到: 5. MSI74148优先编码器及应用 74148是8线-3线优先编码器,其中， 的优先级最高, 次之, 最低。74148的输入和输出均为低电平有效,其引脚图和逻辑图如图3―9所示,真值表如表3―5所示。 为选通输入端,当 时,编码器工作;当 时,编码功能被禁止。 为扩展输出端,YS为选通输出端,利用 和 可以对编码器进行扩展。图3―10为用两片74148优先编码器扩展构成的16线-4线优先编码器。 3.1.2 译码器 译码是编码的逆过程,是将二进制代码所表示的相应信号或对象“翻译”出来。具有译码功能的电路称为译码器。常见的译码器有二进制译码器、二—十进制译码器和显示译码器等。 1.二进制译码器 具有n个输入,2n个输出,能将输入的所有二进制代码全部翻译出来的译码器称为二进制译码器。 图3―11是三位二进制译码器的框图。它有三个输入、八个输出,因此也称为3线-8线译码器。 二进制译码器假定输入的任何组合都可能出现,且每一个输出对应一个输入组合。表3―6所示为一个三位二进制译码器的真值表。 由表3―