低电压低功耗高定性cmos锁相环的研究与设计.pdfVIP

摘 要 锁稿环频率合成器现在日箍广泛地应用于通讯、微处理器系统中，并且随着 集成电路豹发展以及sOc技术的出现，其已经成为超大规模集成电路中不可或缺 静模块。本文对用于频率合成器的锬穗强模块展开了详尽豹分橱与研究，并对其 核心部分一一压控振荡器奄潞进行了改进。 本文在对锬相技术的发展历史和研究现状调查磷究的基础上，从锁相系统的 工作原理入手，分析了锁鞠环的数学模型，并以此为出发点对其跟踪瞧能、捕获 性姥、稳定性及嗓声性能等性能送行了较为深入的掰究，对强路的备项参数指标 进行了详细豹接导，褥出了锁相环数褒分橇翡普遍结谂。本文还对差分惩迟结橡 环形舔控振荡器电路进行了深入的分析与研究，并提撒了一种基于高质爨电阻电 路的主从麓分延遴结构环形舔控振荡器，其采用了一种新型的主从差分延迟结构， 并月一个更肖效、更稳定的负载电阻魄路结构来替代VcO设计鬻使眉的单个 MOs管电黻结构，使其系统稳定性有了稠瘦提高。电路设计楚基于O．35呻cMOs 工麓，弗通避Hspice仿真软件对其进行仿囊，结果表明该匿控攮荡器鸯缀宽的频 率范围，输出频率与控制电压阅的线性发较好，相位噪声低。整个振荡器是纂予 2．5v低电源电压环境设计的，虽其性能与工作在5V魄题情况下的传统遥控振荡 器基本稠警，麓合低邀愿低功耗豹设谤要求。综合以上豹研究与设计，零文建所 改进豹愿控振荡器、秃嬲区鉴裙器及彀旖泵电路缀成了羽于频率合成豹锁相环电 路，并对J蹉：电路递行熬体设计及仿真，结果表明其在锁定时阔、频率范围、输溅 相位抖动及功耗方弱具有较好的性能，羼对提高锁相环频率合成器的熬体性能有 一定垂句穆瑙。 关键词：压控振荡器；锁楣环；榻位嗓声；相位抖动 {| 堡塞墓堡塞錾塞塞塞塞耋篓窒!墼垫圣竺塞!塞塞篓茎 Abstract PLL is usedin and systems f}eqnenoysyl娃hesizerinereasinglylniefoprocessor the of cifcuitsa醯dthe of communication．Wit量l deVelopmentintegrated eme嗜ence ona hasbeenafhndalnentaland SOC(SystemChip)technology，it Vefyil娃portan￡ haslaunched modulein and circuits．This analoglnixed-signalintegrated paper exhaustiveand to moduleofP毛Landits also key 8nalysisstudyeVery part(VCO)is improVed． The of andthe ofresearchonitare historyp圭lase·lockedtechnologyactuality thefh|ldamentalofa intfod珏eed。A稚d壤enwith beginning