6核mpsoc型设计.pdfVIP

6核MPSoC原型设计 摘要 近年来，使用MPSoC代替传统的单处理器系统，在提高系统并行性 方面显示出了巨大的优势。提高SoC性能有四大技术发展方向：提高架 构执行效率、多核设计、扩展性设计、深层次的功能整合。其中如何提高 系统扩展性设计又成为多处理器系统芯片设计的关键。扩展性设计的含义 不只是系统中处理器数目的多少，也不仅仅是系统芯片可达到接近线性的 加速比。扩展性是一种技术，而且是一种设计原则。 本论文在已有的层次化总线通讯架构的基础上，设计了基于层次化总 线通讯架构的6核MPSoC原型芯片，进行了资源扩展的研究以及多核间 通讯总线可独立扩展的研究。层次化总线通讯架构包含本地子系统通讯层 次和全局通讯层次。本地子系统通讯层次负责处理器与本地存储器之间的 通讯，全局通讯层次实现处理器对共享模块的访问。 本论文的研究工作受到以下项目的资助： 1．国家自然科学基金资助项目“集成电路NoC低功耗通讯协议栈基础研 究”(项目编号 2．教育部博士点基金资助项目“集成电路NoC中OCN关键技术研究”(项 目编号：20050359003) 3．安徽省自然科学基金资助项目“嵌入式多核SoC基础研究(项目编 号：070412031) 论文的主要内容和取得的成果如下： 1)在RTL级设计了6核MPSoC系统架构，重点阐述了基于双层总线的 片上通讯架构的扩展平台，并详细介绍了各子模块的扩展性设计方法。 在给出设计思路的同时，论文进行了大量仿真验证实验。仿真结果表 明，该通讯架构的扩展性设计满足了多处理器系统基本通讯功能的要 求。当系统架构中拥有多个处理器的时候，各个处理器可借助该总线 进行通讯，从而实现高效的任务协作。 2)以ALTERA公司StratixII 进行FPGA原型验证。以流水矩阵乘法为例，研究原型芯片在不同工 作负载下的加速比变化。整个系统(包括硬件和应用程序)下载到单 II II 颗Stratix 为52％，存储单元占用率为24％。 3)实验结果表明，6核MPSoC随着矩阵个数的增加，加速比不断增大接 近5．5。从实验结果可以看出，随着工作负载的增加，加速比有上升 的趋势。说明花费在处理器通讯上的开销随工作负载的增加而减少， 整体性能更优。而4核MPSoC加速比最大接近3．7，FPGA资源利用 率为340／,。由上述可知，多核层次化总线原型芯片的性能提升百分比 以及面积增加百分比与处理器数目成正比。我们可以通过增加处理器 的数目来提升多核SoC原型芯片的性能。 关键词：多处理器系统芯片，扩展性设计，层次化总线，片上通讯架构， FPGA原型验证 III FPGA forMulti—Processor prototypedesign ofsix System-on-Chipprocessors Abstract In instead recent ofa SoC years，usingⅧSoCsingleprocessorgives toits four are deployment．Theretechnology prominenceparallel development directions to the