原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
gps基带芯片可测性设计和后端设计
摘要
兰文题r竺篓竺删鼢嶝嬲一
学 科： 微电子学与固体电子学 _I一!。。!!!一一
作者姓名： 郑晓亮 签名：益壁盏
指导教师： 余宁梅教授 签名：
答辩日期：
摘 要
伴随着现代大规模集成电路制造工艺的快速发展，芯片的测试和后端设计质量已经成
为制约芯片良率和设计成本的主要因素。设计工程师既要面对芯片制造过程中可能产生的
物理缺陷，又要面对后端设计过程中不确定因素，给芯片的测试和设计带来了挑战。可测
For
性设计(Design
片设计中扮演着不可或缺的角色。
GPS基带芯片中采用内建自测试技术和扫描技术分别对系统中RAM和一般逻辑进行测
试。通过整合内建自测试逻辑，实现RAM逻辑的内建扫描测试；通过采用提高故障覆盖率
的策略，如端口复用、旁路逻辑、门控可测试设计、RAM阴影逻辑测试、异步逻辑测试
等，使整个设计的扫描测试覆盖率达到了95．94％，完成了对芯片绝大多数逻辑测试的目
一
的。
180hm
GPS基带芯片的后端设计基于SMIC
500kb的RAM的布局规划，电源规划，时钟树综合，布线，可制造性设计等流程；最后对
芯片做功能级的形式验证，静态时序分析，动态时序仿真，版图设计规则检查和版图一致
性检查，保证版图级的时序、逻辑、物理版图的正确，提高一次性流片的成功率。
关键字：可测性设计；后端实现；版图设计；版图验证
Back-end
And Design
Baseband ForTestability
Title：GPS Design
Chip
Electronics
State
andSolid
Micro．electronics
Major：
Name： Xiaoliang Signature：
Zheng 弼怕％
Yu Signature：
Supervisor：Prof．Ningmei 硼卜例
Date2
Abstract
VLSImanufacture
withthe ofthemodem
rapiddevelopment
AccomPanv
manufacture
that caused
tofacethe defectmaybe by
engineermust physical
IC
has an roleinthe design·
DFT
文档评论（0）