微机原理与接口技术 作者 何珍祥 第2章 典型微处理器.pptVIP

（2）最大模式下的引脚信号 8086 CPU的MN/引脚接地，系统最大工作模式。 ① 总线周期状态信号（三态、输出） ② QS1、QS0指令队列状态信号（输出） ③总线请求信号/总线请求响应信号（双向） ④ 总线封锁信号（输出、三态） 2.2.3 8086 CPU的时序 1. 系统的复位和启动 2. 最小模式系统总线周期时序 （1）读/写总线周期 读/写总线周期指CPU通过外部总线完成从存储器或外设端口读/写一次数据所需要的时钟周期。 8086 CPU读/写总线周期时序如下图所示。 (a)最小模式下8086总线读操作时序图 在下降沿将地址锁存在8282 有效 地址指向内存单元 CPU接收8286发送的数据 (b)最小模式下8086总线写操作时序图 （2）总线保持 总线保持：在最小模式系统中，如果CPU以外的其他模块（如DMA控制器）需要占用总线，就会向CPU提出请求。CPU接受到请求后，如果同意让出总线控制权，就会向请求模块发出响应信号，由请求模块占用总线，请求模块使用完总线后再将总线控制权还给CPU。8086 CPU为此专门设置了一组控制线HOLD和HLDA。 3. 最大模式系统总线周期时序 （1）读总线周期 （2）写总线周期 （3）总线保持 8086、8087和8089都设有两个双重功能引脚。其中的任一个既可以用来传送总线保持请求，也可以发总线保持响应信号和总线释放脉冲。 CPU在每个时钟周期的上升沿检测，若采样到其中一个有低电平有效信号，就表明有处理器提出总线保持请求 。 2.3 80X86/Pentium系列CPU技术发展 Intel公司总裁兼首席执行官Cvaig Bawett所言，Intel公司遵循More定律，大约18个月就推出一种新型的微处理器。 2.3.1 80X86系列微处理器简介 指80286、80386、80486等微处理器芯片。 1. 80286微处理器 （1）80286微处理器的基本结构 80286是一个16位的CPU，有68根引脚。地址/数据线是分开处理的，没有采用多路复用方式。 80286对外的数据线为16位，地址线为24位，可直接寻址的范围为16MB(224)，即从000000～FFFFFFH。 80286由四个独立部件组成。这四个独立部件通过片内总线相连，互相配合完成指令的执行过程。 80286由四个独立部件的功能如下： ① 执行部件（EU）：执行部件由寄存器组、控制器和算术逻辑运算部件(ALU）组成。 ② 总线部件（BU）：总线部件由地址锁存器和地址驱动器、指令预取器、处理器扩展接口、总线控制器、数据收发器和6字节预取指令队列组成。 ③ 指令部件（IU）：指令部件由指令译码器和3个已译码的指令队列组成。 ④ 地址部件（AU）：地址部件由地址加法器、段基址寄存器、段容量寄存器和段界限检查器、地址偏移量加法器等部件组成。 （2）80286的工作模式 80286有两种工作模式：实模式和保护模式。 在实模式下，80286与8086/8088相同，可寻址1MB的存储空间，只用到20根地址线。 在保护模式下，80286可以使用24根地址线，寻址16MB的存储空间。 2. 80386/80486处理器 80386微处理器是32位的处理器，可支持多任务、存储管理、虚拟存储等功能，其寻址范围增加到4GB(232）。 80486 CPU内含有8KB的高速缓冲存储器(Cache），其性能比80386有了较大的改进。 （1）80386的基本结构 80386 CPU的内部结构：中央处理器（CPU）、存储管理单元(MMU）和总线接口单元（BIU）。 ① 中央处理器（CPU）：中央处理器由指令预取部件、指令译码部件、指令执行部件等部分组成。在指令预取部件中有一个16字节的指令队列，用于存放预先从存储器取出的指令。 ② 存储管理部件（MMU）：存储管理部件由分段部件和分页部件组成，既可通过分段部件管理逻辑地址空间，也可通过分页部件将逻辑地址映射为物理地址，完成逻辑线性地址转换为物理地址的任务。 ③ 总线接口单元（BIU）：总线接口单元提供了CPU和系统之间的接口，BIU中的流水线/总线容量控制器和多路发送接收器,支持CPU以高速的流水线方式进行存储器访问。 （2）80486微处理器的基本结构 80486是一个168脚的PGA封装的32位处理器，具有32位的数据总线和32位的地址总线，可以访问4GB（232）的物理存储空间，也可以采用虚拟寻址方式寻址64TB的虚拟存储空间。