建筑电工学 作者 王佳 第8章 组合逻辑电路.pptVIP

8.4.2组合逻辑电路的设计 组合逻辑电路的设计可采用穷举法 8.5.1加法器 只求本位和，不考虑低位的进位。实现半加操作的电路叫做半加器。 ? CO S C A B C = AB 半加器逻辑图 半加器逻辑符号 A、B 为两个加数； C 为向高位的进位； S 为半加和。 8.5组合逻辑部件 状态表 A B C 0 0 0 0 1 0 1 0 1 1 S 0 1 0 1 1 0 =1 A B S C 1.半法器 被加数、加数以及低位的进位三者相加称为 “全加”，实现全加操作的电路叫做全加器。 Ci-1：来自低位的进位 Ci ：向高位的进位 2 . 全加器 ? CO Ci Ai Bi CI Si Ci-1 半 加 器 半 加 器 Ai Bi Ci-1 Ci Si S AiBi SCi-1 1 Ai Bi Ci-1 Si 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 状态表 Ci 0 1 1 1 1 0 0 0 全加器逻辑符号 [例 1] 用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。 ? CO A0 B0 CI S0 ? CO C1 A1 B1 CI S1 0 1 1 0