数字电路与逻辑设计(修订版) 作者 杨爱琴 主编 余根墀 高志宏 副主编第三章 第三章.pptVIP

第3章 常用组合逻辑模块及其应用 本章提要 本章主要介绍中规模常用组合逻辑模块及其应用。 包括加法器及其应用、编码器及其应用、译码器及其应用、数据比较器及其应用、数据选择器及其应用和数据分配器及其应用及其检测电路。 并介绍用中规模集成电路构成的组合电路的设计。 本章难点 l?? 编码器、译码器及其应用。 用中规模集成电路构成的组合电路的设计 第3章 常用组合逻辑模块及其应用3.1 加法器 2．全加器 3.1.2 加法器典型模块及其应用 第3章 常用组合逻辑模块及其应用3.2 数据比较器 3.3 编码器与译码器 四路数据分配器真值表 输 入 输 出 A1 A0 Z D3 D2 D1 D0 0 0 0 ? ? ? 0 0 0 1 ? ? ? 1 0 1 0 ? ? 0 ? 0 1 1 ? ? 1 ? 1 0 0 ? 0 ? ? 1 0 1 ? 1 ? ? 1 1 0 0 ? ? ? 1 1 1 1 ? ? ? 任何带使能端的译码器均可作数据分配器使用，只要将数据从译码器的使能端