微机原理、汇编语言与接口技术 工业和信息化普通高等教育“十二五”规划教材立项项目 作者 周杰英 张萍 郭雪梅 黄方军 第8章 常用接口技术.pptVIP

微机原理、汇编语言与接口技术 工业和信息化普通高等教育“十二五”规划教材立项项目 作者 周杰英 张萍 郭雪梅 黄方军 第8章 常用接口技术.ppt

  1. 1、本文档共242页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
8251A的内部结构 8251A的结构分成5个主要部分:接收器、发送器、调制控制、读/写控制以及系统数据总线缓冲器。8251A的内部由内部数据总线实现相互之间的通信。8251A的内部结构如图所示。 1.数据总线缓冲器 数据总线缓冲器是三态、双向、8位缓冲器,与系统数据总线连接起来。包含状态缓冲器、接收数据缓冲器、发送数据/命令缓冲器。 状态缓冲器用来存放8251A的内部工作状态,以供CPU读出查询; 接收数据缓冲器用来存放接收器已经装配好的字符,准备让CPU 读出; 发送数据/命令缓冲器用来存放CPU写入8251A的数据或命令。CPU向8251A写入命令字是为了控制8251A的内部操作,使其建立所需要的工作方式。命令一旦写入,8251A立即就执行,不需要占用发送数据/命令缓冲器多少时间。CPU向8251A写入输出数据,由于串并转换才能输出所以需要较长的时间。 因此,一旦给发送数据/命令缓冲写入发送数据,发送控制器的TxRDY信号就变低,此时CPU不能向8251A写入新的数据或者命令,只有当发送器完成数据发送,TxRDY=1时,才能写入新的数据或命令,否则就会出错。 由此,让CPU向8251A发送数据或命令时,一般需要先测试TxRDY的电平状态,这TxRDY为高电平时才将数据或命令写入8251A。 2.接收器 接收器的功能是在接收时钟的作用下接收RxD引脚上的串行数据并按指定的方式把它转换为并行数据。 在异步方式下,当接收器成功的接收到起始位后,8251A便接收数据位、校验位、停止位。 在内同步方式时,8251A首先搜索同步字符,在RxD是以一次一位的方式移动数据,在接收到每一位时都将现在接收的8位与同步字符寄存器的内容进行比较,若相等就搜索结束,使SYNDET=1表示已经同步,然后开始接收数据。 在外同步方式时,通过SYNDET引脚检测到外部电路提供的同步信号之后,开始接收数据。 无论在什么方式下,接收的同时进行校验,若发现错误,则在状态寄存器中保存,以便CPU处理;当校验无错时,才将并行数据存放在数据总线缓冲器的接收数据缓冲器中,并发出接收器准备好信号(RxRDY=1),通知CPU读数据。 接收器(续) 接收器由接收缓冲器和接收控制电路两部分组成。 接收移位寄存器接收在RxD上的串行数据并按规定的格式转换为并行数据,存放在接收数据缓冲器中。 当8251A允许接收并准备好接收数据时,监测RxD端,当检测到起始位(低电平)后,若使用16倍率的内部CLK,则连续检测到8个0后确认收到串行数据的起始位。然后按波特率移位、检测RXD,直至停止位。内部删除起始、奇偶、停止位后送到接收缓冲寄存器后,使RxRDY为高电平。 RxRDY的高电平可以作为中断请求信号向CPU提出中断申请,请求CPU读取数据。 CPU也可以查询状态口,检测D1位(RxRDY),看接收数据是否准备好。若准备好则读取数据。 3.发送器 发送器的功能是,首先把待发送的并行数据转换成所要求的帧格式并加上校验位,然后在发送时钟的作用下,在TxD引脚上一位一位地串行发送出去。 在异步方式时,发送器总是要加上起始位,并根据命令字的设定加上奇偶校验位和停止位; 在同步方式下,发送器最先发送的是同步字符,而在随后发送的数据中除了奇偶校验位外不再插入别的位,如果在发送过程中CPU未及时提供发送数据,发送器就自动发送同步字符。 不管哪种方式,发送完一帧数据后,发送器准备好信号置位(TxRDY=1),通知CPU发送下一个数据。 发送器(续) 发送器由发送缓冲器和发送控制电路两部分组成。 采用异步方式时,由发送控制电路在其首尾加上起始位和停止位,然后从起始位开始,经移位寄存器从数据输出线TXD逐位串行输出。 采用同步方式,则在发送数据之前,发送器将自动送出1个或2个同步字符,然后才逐位串行输出数据。 如果CPU与8251A之间采用中断方式交换信息,那么TXRDY可作为向CPU发出的中断请求信号。 当发送器中的8位数据串行发送完毕时,由发送控制电路向CPU发出TXE有效信号,表示发送器中移位寄存器已空。 4.读/写控制 读/写控制逻辑对CPU输出的控制信号进行译码以实现下表所示的读/写功能。 C/D# 功 能 0 0 0 0 l 0 l 0 1 × 0 0 1 l × 1 l 0 0 × CPU从 8251A读数据 CPU 从8251A读状态 CPU写数据到8251A CPU写命令到 8251A USART总线浮空(无操作) CS RD# WR# 读/写控制电路(续) 读/写控制电路用来配合数据总线缓冲器的工作。功能如下。 ① 接收写信号 ,并将来自数据总线的数据和控制字写入8251A。 ② 接收读信号 ,并将数据或状态字从8251A送往数据总线。 ③ 接收控制/数据信

您可能关注的文档

文档评论(0)

118压缩包课件库 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档