数字电子技术 作者 范立南 田丹 第10章 可编程逻辑器件.pptVIP

范立南 田丹 李雪飞 张明 编著 清华大学出版社 数字 电 子 技 术 第10章 可编程逻辑器件 在线教务辅导网： 教材其余课件及动画素材请查阅在线教务辅导网 QQ:349134187 或者直接输入下面地址： 本章知识结构图 可编程逻辑器件 PLD的特点 FPLA PAL 复杂的可编程逻辑器件 CPLD FPGA EPLD 第10章 可编程逻辑器件 ? 10.1 可编程逻辑器件的基本特点 ? 10.2 现场可编程逻辑阵列(FPLA) ? 10.3 可编程阵列逻辑(PAL) ? 10.4 复杂的可编程逻辑器件 ? 10.5 实例电路分析：流水灯电路 是由编程来确定其逻辑功能的器件。 Programmable Logical Device，简称 PLD ● 逻辑电路的设计和测试均可在计算机上实现，设 计成功的电路可方便地下载到 PLD，因而研制周期短、 成本低、效率高，使产品能在极短时间内推出。 特 点 ● 用 PLD 实现的电路容易被修改。这种修改通过对 PLD 重新编程实现，可以不影响其外围电路。因此，其产品的维护、更新都很方便。 PLD 使硬件也能象软件一样实现升级，因而被认为是硬件革命。 ● 较复杂的数字系统能用1片或数片 PLD 实现，因而，应用 PLD 生产的产品轻小可靠。此外，PLD 还具有硬件加密功能。 ● 应用 PLD 设计电路时，需选择合适的软件工具。 任何一个逻辑函数式都可以变换写成与-或表达式，因而任何一个逻辑函数都可以用一级与逻辑电路和一级或逻辑电路来实现。 现场可编程逻辑阵列FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成 FPLA的基本电路结构 可编程阵列逻辑器件PAL是70年代后期推出的PLD器件。它采用可编程与门阵列和固定连接或门阵列的基本结构形式，一般采用熔丝编程技术实现与门阵列的编程。各种型号PAL的门阵列规模有大有小，但基本结构类似。用PAL门阵列实现逻辑函数时，每个输出是若干个乘积之和，即用乘积之和的形式实现逻辑函数，其中乘积项数目固定不变。 10.3 可编程阵列逻辑(PAL) PAL的基本结构 10.4 复杂的可编程逻辑器件 通常将集成密度大于1000个等效门/片的PLD称为高密度可编程逻辑器件(HDPLD)，它包括可擦除可编程逻辑器件EPLD、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA三种类型。 10.4.1 CPLD的结构 CPLD是在EPLD基础上发展起来的器件。与EPLD相比，它增加了内部连线，对逻辑宏单元和I/O单元都作了重大改进。CPLD采用E2CMOS工艺制作，有些CPLD内部还集成了RAM、FIFO或双口RAM等存储器，兼有FPGA的特性，许多CPLD还具备在系统编程能力，因此它比EPLD功能更强，使用更灵活。 目前各公司生产的EPLD和CPLD产品都有各自的特点，但总体结构大致相同，它们至少包含了三种结构：可编程逻辑宏单元，可编程I/O单元，可编程内部连线。 10.4.2 CPLD编程简介 CPLD的开发是指利用开发系统的软件和硬件对CPLD进行设计和编程的过程。 开发系统的硬件部分包括计算机和编程器。编程器是对CPLD进行写入和擦除的专用装置，能提供写入或擦除操作所需要的电源电压和控制信号，并通过并行接口从计算机接受编程数据，最终写入CPLD中。 可编程逻辑器件的设计流程主要包括设计准备、设计输入、设计处理和器件编程四个步骤，同时包括相应的功能仿真、时序仿真和器件测试三个设计验证过程 CPLD设计流程 10.5 实例电路分析：流水灯电路 本实例是使用QuartusⅡ软件在QuartusⅡ Block Editor中建立设计，或使用QuartusⅡ Text Editor通过AHDL、VerilogHDL或VHDL设计语言建立设计。 流水灯硬件设计连接图 FPGA中元件连接图 运行结果 本章的重点在于介绍各种PLD在电路结构和性能上的特点，以及它们都能用来实现哪些逻辑功能，适用在哪些场合 FPLA和PAL是较早应用的两种PLD。这两种器件多采用双极性、熔丝工艺或UVCMOS工艺制作，电路的基本结构是与-或逻辑阵列型。 EPLD是采用UVCMOS工艺制作的高密度PLD，集成度可达数千门。另一种高密度PLD是FPGA。这种器件采用CMOS-SRAM工艺制作，电路结构为逻辑单元阵列形式。 各种PLD的编程工作都需要在开发系统的支持下进行。开发系统的硬件部分由计算机和编程器组成，软件部分是专用的编程语言和相应的编程软件。开发系统的种类很多，性能差别很大，各有一定的适用范围。因此，在选择PLD的具体型号时必须同时考虑到使用的开