VHDL复杂数字系统设计 作者 金西_ 第3章.pptVIP

3 . IEEE ９值逻辑系统包 IEEE制订了一个多值逻辑系统包，称为Std_Logic_1164，它用VHDL语言Package形式描述。它可以编译成名为IEEE的VHDL库， 所以在Active-VHDL程序中，经常以 library IEEE; use IEEE.Std_logic_1164.all; 开头，如果你在程序中引用了它，则在Structure选项卡中可以找到它(详见图3 - 4所示)。 Std-Logic-1164定义了一个9值模型，每个值为逻辑电平(0、 1和未知)与强度(强制、高阻、未定和无关)的组合，其中高阻、 未定和无关只有一个电平值(未知)。 各个值及其定义如下： 图 3-4 Active-VHDL中Std_Logic_1164包文件关于9值逻辑定义 U —— 未定 (Uninitialized) X —— 强未知 (Forcing Unknown) 0 —— 强制0 (Forcing 0) 1 —— 强制1 (Forcing 1) Z —— 高阻 (High Impedance)  W —— 弱未知 (Weak Unknown)