EDA技术入门与提高 第二版 王行 全书 第7章新.pptVIP

第7章　常见逻辑单元的VHDL描述 7.1 组合逻辑单元的VHDL描述　　组合逻辑电路有基本逻辑门电路、编码器、译码器、多路选通器、三态门等，下面逐一地对它们进行介绍。7.1.1 基本逻辑门的VHDL描述　　逻辑门电路是构成所有逻辑电路的基本电路，本节将通过二输入“与非”门、二输入“或非”门、反相器和二输入“异或”门等简单门电路的VHDL描述实例来介绍逻辑门电路的VHDL描述方法。 　　1．二输入“与非”门电路　　二输入“与非”门电路是逻辑门电路中最简单的，其逻辑电路图如图7.1所示。 图7.1 二输入“与非”门电路的逻辑电路图 　　[例7.1]　　LIBRARY IEEE；　　USE IEEE.STD_LOGIC_ 1164.ALL；　　ENTITY nand2 IS　　 PORT(a，b：IN STD_LOGIC；　　　 y：OUT STD_LOGIC)；　　END hand2：　　ARCHITECTURE behavl OF nand2 IS　　BEGIN　　 y=a NAND b；　　END behavl； 　　ARCHITECTURE behav2 OF nand2 IS　　BEGIN　　 PROCESS(a，b)