EDA技术与VHDL设计 黄沛昱 第1-5章 第5章新.pptVIP

　　　　　　5.1 并 行 语 句　　VHDL中既具有并行语句(如元件例化语句)，也具有顺序语句(如IF语句)。不同的语句使用在不同的地方。对于VHDL设计者来说，重要的是要知道哪些语句结构中需要使用并行语句，哪些语句结构中需要使用顺序语句。可以简单地概括为：结构体中除进程(PROCESS)、函数(FUNCTION)和过程(PROCEDURE)结构内部以外的其他VHDL代码都是并行语句，如图5-1所示。需要注意的是，信号赋值语句既可以出现在进程中，也可以出现在结构体的并行语句部分，只是运行的含义不同(参考4.2.3节)。 图5-1 结构体中的语句使用示例 5.1.1 并行语句的特点　　并行语句是硬件描述语言的一大特点，它与C语言等计算机高级程序设计语言最大的不同是：并行语句在结构体中的执行是并行的，不会因为书写顺序的前后而产生执行顺序的先后。例5-1和例5-2结构体内都含有3条相同的并行语句，它们体现了在不同的描述顺序下，仍然能够综合出一致的电路结构，如图5-2所示。 图5-2 例5-1和例5-2综合后电路结构 　　正如图5-2的硬件电路图所表明的，只有当信号a或者b的值改变后才能执行赋值语句“x = a AND b;”，即信号a或b的值改变之前信号x的值不会发生变化。同样，信号x的值改变之前，y的值也不会发生变化；信号c或y的值改变之前，z的值也不会发生变化。由此可