双计时数字秒表电路设计.docVIP

2013——2014学年第2学期 山东科技大学电工电子实验教学中心 创新性实验研究报告 实验项目名称 双计时数字秒表电路设计 组长姓名 单旭东 学号 联系电话 E-mail 成员姓名 王秋淞 学号 专业 电气工程及其自动化（定单） 班级 2012级1班 指导教师及职称 孙皓 副教授 2014年 6 月 21 日 一、实验摘要 本实验设计的秒表具有清零、启动、一次计时、停止计时、切换显示的功能。计时精确度为10ms。 使用两个操作键控制秒表，按键1控制秒表的启动、停止和清零，按键2控制秒表的一次记时和切换显示。 使用74LS160十进制计数器实现计时，脉冲频率为100Hz，使用74LS373存储一次记时和停止时的时间，使用74LS76实现各个状态的转换。 二、实验目的 1、使用基本的数字组合逻辑器件和时序逻辑器件完成双计时秒表的设计。 2、掌握各种逻辑器件的功能。 3、掌握multisim仿真软件的使用。 三、实验场地及仪器、设备和材料： 实验场地 电子技术实验室1 实验设备 数字电子实验箱 数字万用表 实验器件 74LS160 74LS373 74LS00 74LS76 四、实验内容 实验原理 实验内容 （1）计数器部分 使用4片74LS160同步级联构成6000进制计数器，级联方式如下 （2）锁存器B 用于记录秒表停止时的时间，使用两片74LS373，输入端分别与计数器的16个输出端相连，输出端连接七段显示译码器。锁存器B输入控制（ENG）始终为高电平，当锁输出控制（~OC）为低电平时，输出数据即为输入数据，当输出控制—（~OC）为高电平时，输出为高阻态。 （3）锁存器A 用于记录秒表一次计时的时间，使用两片74LS373，输入端与输出端均与锁存器B相同。锁存器A的输出控制（~OC）与锁存器B相反，即锁存器A与B在某一刻只有一个可以输出数据到七段译码显示器，另一个输出为高阻态。当锁存器A输出控制（~OC）为低电平输入控制（ENG）高电平时，输出与输入相同，当输入控制（ENG）为低电平时，输出为输入控制（ENG）由高电平变为低电平时所记录的数据。 （4）输入逻辑控制B 使用74LS76，触发器Q1接计数器最低位的ENP/ENT，当Q1=1时，计数器处于计数状态，当Q1=0时，计数器处于保持状态。触发器Q2接计数器清零端（~CLR），当Q2=0时，计数器清零。两个触发器的CP均接按键2（计数/停止/清零按键，当按下时为高电平）。 所以当Q1Q2=10时，计数器清零；Q1Q2=11时，计数器计数；Q1Q2=01时，计数器停止。 驱动方程 J1=1 K1=Q2 J2=Q1 K2=~Q1 状态方程 Q1*=~Q1+~Q2Q1 Q2*=Q1 状态图 硬件连接方式 （5）输入逻辑控制A ①切换显示控制，使用74LS76 触发器1Q接锁存器A的输出控制（~OC），~1Q接锁存器B的输出控制（~OC） 当1Q=0时，显示锁存器A的数据；当1Q=1时，显示锁存器B的数据。 1J=1K=1，CP接1Y，当计数器处于停止计数时按键每按下1次，1Q取反一次。 触发器置1端（~1PR）接逻辑控制B的~1Q，即当计数器处于计数状态时，~1PR=0，触发器置1，始终显示为锁存器B的数据。 ②一次记时控制 使用74LS00 与非门2A=按键1，2B=逻辑控制B的1Q，当计数器处于停止状态时，2B=0，2Y=1； 与非门3A=3B=2Y，当计数器处于清零或计数状态时，2B=1，此时按下按键1，2Y=0，3Y=1。 3Y接锁存器A的输入控制（ENG），当3Y=1时，锁存器A输入计数器输出的数据。 实验步骤 设计实验方案，对实验方案尽可能的进行优化； 在仿真软件multisim上进行仿真并简单调试； 仿真无误后，在实验箱上搭建电路，调试； ④确认达成预期目的，制作实验视频。 五、实验结果与分析 1、实验现象、数据记录 在实验箱上搭建好电路，给电路上电。因上电时计数器和触发器的状态都不确定，可能显示为错误数据，可按几次按键2，使计数器调制清零状态。 按下按键2，秒表开始计时； 按下按键1，秒表存储一个时间，秒表继续计时； 按下按键2，秒表停止计时，此时显示的为停止的时间； 按下按键1，显示切换为一次记时的时间； 再次按下按键1，显示切换为停止的时间； 反复按下按键1可反复切换显示； 按下按键2，秒表清0。 2、对实验现象、数据及观察结果的分析与讨论： 实验现象与预期现象吻合，设计方案有效。 关键点： 逻辑控制B中，必须把00状态考虑进转换图内，否则上点时触发器Q1Q2若为