《邵小桃-电磁兼容和PCB设计Chp5.》.ppt

镜像面概念 元件间环路面积的控制 三种主要的接地方法 分区法和隔离法 地线引发干扰问题的原因 地线电位示意图 单点接地地线问题－公共阻抗耦合 串联单点、并联单点混合接地 地线问题－地环路 线路板上的地线 模拟电路1 模拟电路2 模拟电路3 数字逻辑控制电路 数字信息处理电路 继电器驱动电路 马达驱动电路 （3）多点接地: 设备内电路都以机壳为参考点，各个设备的机壳又都以地为参考点。多点接地时，每条地线可以很短；并且多根导线并联能够降低接地导体的总电感，多点接地能够提供较低的接地阻抗。 适用于工作频率大于 1MHz的电路 减小射频电流返回路径（很多低阻抗路径并联） 低的平面阻抗（电源和接地面的低电感特性） 在PCB 上提供最大的EMI抑制 R1 R2 R3 L1 L2 L3 电路1 电路2 电路3 IG VG VN 地环路 I1 I2 两个接地引线之间产生接地环路 ---- 感应ESD磁场能量或 EMI辐射 ------- 防止的方法： 两个接地引线之间的物理距离不能超过被接地的电路最高频率信号波长的1/20 元件接地引线的长度尽可能短 CP VG VS VN RL 隔离变压器: 光隔离器: 发送 接收 RL VG VS 光耦器件 Cp 利用隔离变压器或光隔离器切断地环路 RL噪声电压: 多点接地中的谐振： 在PCB中采用多点接地容易出现谐振 发生在接地引线与交流参考平面或机座平板之间 取决于接地引线位置之间的距离和激励信号的频谱 PCB 电源层内部电感 电源层内部电容 固定柱 固定基座Chassis 固定柱LC谐振回路 流经固定柱阻抗涡流产生电压Vcm 涡流 （4） 混合接地 混合接地既包含了单点接地的特性，又包含了多点接地的特性。例如，系统内的电源需要单点接地，而射频信号又要求多点接地，这时就可以采用图3所示的混合接地。对于直流，电容是开路的，电路是单点接地，对于射频，电容是导通的，电路是多点接地。 单点接地、多点接地的复合 适用于工作频率高低混合的电路 混合接地实例 3. 多层板的接地方法 接地层与电源层相邻，最好在上 多个接地层要多处相连接 局部接地层铜板要用螺钉直接与机架相接 模拟地和数字地要分开 I/O地与内部地要分开 保护地线、分流地线、静电保护线也要直接与机架相接或多处接地 不要破坏接地层的完整性 4. PCB地线设计原则 （1）分地原则 低频电路地应尽量采用单点接地，或采用部分串联后再并联接地 高频电路应采用多点接地，地线应短而粗 高频元件周围尽量用栅格状大面积地箔 （2）地层板上的隔缝不要阻挡高频回流的通路 （3）避免把连接器装在地层隔缝上 （4）数字电路应视为高频模拟电路 （5）接地线应尽可能粗 （6）消除高频接地环路 …… 5.4 分区法和隔离法 PCB 板的布局中，元件的放置位置非常关键 按逻辑功能划分为小的区域—减小信号线的长度和反射 保持信号完整性使布线更容易 避免产生孔通路 — 每条孔通路增加线路电感1~3 nH 高速设计大量使用接地点， 使接地层与机壳的地相接 1. 分区法 分区的主要目的是要把有干扰的电源、接地层和其他功能 区与无干扰的或静态的区域分开。 Partitioning B A C D F H H E G P P P I I I/O互连 A: CPU,cache,oscillator B: memory buffer C: memory array D: gate array/control logic E: DMA controller F: I/O logic G: user interface logic H: support logic I: peripheral I/O P: power for peripherals X: ground connection to chassis 每一个小部分都有4个接地点围绕，利用多点接地接到机壳地 如果是高频电路，接入并行取耦电容 不同的RF 能量带宽元件，放置到不同的位置，不要混合放置 接地点通过螺丝钉、弹簧片、垫圈接到机壳地 I/O电路的设计包括 功能子系统和静态区域两个部分。 (1) 功能子系统 由一组元器件和它们各自的支持电路组成。为了得到最短的布线长度和优化的功能特性，元件的放置应彼此靠近。 2. I/O电路的设计 （2） 静态区域 物理上独立于数字电路和电源与接地层的部分。这种隔离避免了PCB上的其它区域的噪声源干扰其它敏感电路。如：从数字电路的电源层噪声进入到模拟器件的电源管脚，或音频元件、I/O滤波器、互连等元件的电源管脚。 * 第 5 章 EMC抑制的基本概念 电磁兼容与PCB设计 本章内容 5.1 镜像面概念 1. 镜像面 (The Image