《倍频电路设计》.doc

课程设计任务书 学生姓名： 彭理健 专业班级： 电子科学与技术 指导教师： 钟毅 工作单位： 信息工程学院 题 目：倍频电路设计 初始条件： 具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解；具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。 要求完成的主要任务： 1. 采用晶体管或集成电路设计一个倍频电路； 2. 额定电压一9.0V，电流10～15 mA ；； 3. 输入频率4MHz，输出频率12 MHz 左右； 4. 输出电压≥ 1 V，输出失真小； 5. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。 时间安排： 1．2011年6月3日分班集中，讲解课设具体实施计划与课程设计报告格式的要求；课设答疑事项。 22011年6月4日 至2011年6月9日完成设计制作与调试。 32011年6月10日课程设计报告答辩。目录 2 摘要 I Abstract II 1 任务要求及方案验证 1 1.1任务要求 1 1.2方案选择及验证 1 2.整体方案及各部分设计原理分析 2 2.1整体方案介绍 2 2.2各部分原理分析 3 2.2.1 压控振荡器部分 3 2.2.2 鉴相器部分 4 2.2.3 环路滤波器部分 5 2.2.4 锁相环工作过程的定性分析 6 3整体电路设计与参数计算 8 3.1主要芯片介绍 9 3.1.1集成锁相环NE564 9 3.1.2 集成计数器74LS193及两4输入与非门74LS20 9 3.2 整体电路 10 3.2.1 整体电路框图 10 3.2.2 分频部分电路 11 3.3参数计算 12 4实验结果分析 12 5元件清单 13 6小结与体会 14 7参考文献 15  摘要 随着现代通信技术的日益发展，倍频技术应用的领域也越来越广。例如CPU的倍频，最初CPU主频和系统总线速度是一样的，但CPU的速度越来越快，倍频技术也就相应产生。它的作用是使系统总线工作在相对较低的频率上，而CPU速度可以通过倍频来提升。Abstract With the increasing development of modern communication technology applications in the field of frequency doubling technology more widely. For example, CPU multiplier, the first CPU frequency and system bus speed is the same, but faster CPU speed, frequency doubling technology also consequential. Its role is to make the system bus working at relatively low frequencies, while the CPU multiplier to increase the speed by. Frequency achieved in three ways: Fourier method, phase-locked loop method, parametric method, the simplest of which is phase-locked loop method. That this study is the use of integrated PLL chip to achieve frequency doubling. Integrated PLL chip, through appropriate configuration and N VCO output frequency, frequency N can be realized. This design uses high-frequency analog integrated PLL chip PLL NE564. Keywords：Octave, integrated PLL, frequency, VCO, NE564  1 任务要求及方案验证 1.1任务要求 设计一倍频电路，要求完成的主要任务： 1. 采用晶体管或集成电路设计一个倍频电路； 2. 额定电压一9.0V，电流10～15 mA ；； 3. 输入频率4MHz，输出频率12 MHz 左右； 4. 输出电压≥ 1 V，输出失真小； 5. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。 1.2方案选择及验证 实现倍频主要有三种方