《半导体集成电路原理与设计—第六章》.ppt

* * TTL和ECL虽然工作速度较高，但是功耗较大，电路复杂，不宜于制造高密度的大规模集成电路。1972年出现了集成注入逻辑电路，简写为I2L。I2L的出现是双极型器件在集成度和功耗方面的一次重大突破。而I2L基本单元电路是构成I2L门电路的基础。 第六章 集成注入逻辑电路 I2 L基本单元电路 基本单元为一个单端输入、多端输出的反相器。由于电极共用，所以也叫并合晶体管逻辑电路。 电路符号 单元电路图 基本结构图 e b c c b e 单元电路 典型NPN管 电路特点： 1、NPN管倒置，且发射区接地，所以无需隔离； 2、单元中只有一对互补管且两对电极共用，所以电路简单元件少，单元内部无连线； 3、电路中无电阻。 I2 L基本单元电路的工作原理 两I2L门 1、注入端EP加上大于PNP管EB结阈值电压VBE，th≈ 0.6V的正向电压VP时，PNP管导通，正向注入电流IP到达B点，然后流向取决于前级输出状态。 1、前级输出为1时，注入到B点的电流全部流向QN2基极，QN2深度饱和导通，其各输出端的饱和压降近似为QN2的本征饱和压降VCES0（20-60mv）。 ≈ 0.7v ≈ 0.7v VCEP≈0V,QP深度饱和 电源电压VP可以近似的看做全跨导在QN2的发射结上。 2、前级输出为0时，QN1管饱和，饱和压降同QN2管（约为0.05v)，此时电源电压横跨在QP上,IP全部流入QN1管,QN2管截止,输出端为1态,VOH=VBE ≈ 0.7V。 逻辑摆幅=VOH-VOL ≈ 0.65V ≈0.05V ≈0.7V ≈0.65V,临界饱和 QP处于共基极组态,其集电极电流IP轮流在QN1的集电极和QN2的基极间流动,起到了一个电流源的作用。 I2 L电路分析 I2L电路中的器件分析 1、倒置NPN管的共发射极电流增益β低的因素： 反向NPN管发射区电阻率比正向使用时的发射区电阻率高很多，因此其发射效率低； 反向NPN管的集电结面积比发射结面积要小，所以发射结注入的少数载流子只有一小部分被集电结收集； 表面复合对反向NPN管电流增益影响大。 提高倒置NPN管的共发射极电流增益β的措施： 提高发射区（N型衬底或N外延层）与基区的杂质浓度比； 提高发射区和基区中少数载流子的寿命； 减小基区宽度； 使集电结与发射结面积比接近1； 改善表面状态以减小表面复合速率。 2、基极串联电阻rB的影响： 1）对电流增益β的影响：当晶体管的发射极与基极接触孔距离增大时，基极电阻rB增大，导致β下降。I2L基本门中，基区扩散条拉的很长，所以rB的影响很大；同时如果各集电极的基极串联电阻不同，还会造成各集电极电流增益不均匀。为了减小rB对β的影响及改善各集电极电流增益的不均匀性，可以采用如图所示设计。 注入条与集电极排列方向相同，距离均匀。 带浓硼或铝短路条。 增大基区面积，以改善细长条影响。 2）对输出低电平的影响 如图所示，注入电流通过Q2管的基极串联电阻rB2流入Q1管的集电极，使Q1管的输出低电平升高，降低了电路的抗干扰能力。 此时： VBE2=VCES1+IPrB2 假设rB2=2KΩ，IP=300μA，则VBE2=VCES1+IPrB2=0.605v,已接近Q2的导通电压。 IP 2）对传输时间的影响 当本级门由导通转为截止时，注入电流IP由Q4经Q2管之基极接触孔通过前一级（Q1）管的输出端（集电极）放电。放电速度的快慢与基极串联电阻有直接的关系。 IP I2L电路分析 正常工作条件：次级门注入的电流必须能够被前一级所完全吸收。 若后级N0个负载： 若使电路正常工作，则需： 此时Q3管处于深度饱和状态，Q4管处于临界饱和状态，实测表明： 所以I2L电路正常工作的条件为： I2L电路的扇出能力： I2L电路的版图设计 为提高集成度，采用共注入条对称排列 注入条的设计： 要点：保证注入电流的均匀性 1）整个注入条开除接触孔，并且全部用铝条覆盖，作等位线； 2）使用多注入条时，要确保各注入条对总电源等电位； 3）不允许铝线跨越注入条，这样会增加电阻，影响注入均匀性； 4）注意长度和电阻之间的关系，长了对提高集成度有好处，但是铝线的电阻也增加，尤其是较大的工作电流时。 NPN管基极条的设计： 1）对集成度的影响 驱动能力强 2）对驱动能力的影响 有效基区周长 有效基区周长决定注入电流的大小。 3）对驱动能力的影响 与基极串联电阻相关。 4）对延迟时间的影响 5）门间互连线 NPN管基极引线孔位置选择 不同引出位置带来不同的基极串联电