多路并行高速数采集系统的设计.pdfVIP

摘要 随着微电子与计算机技术的发展，对数据采集系统的采样速率和精度提出了越来越 高的要求。受限于ADC高速与高精度不能同时进步的自身因素，减慢了高速数据采集 技术的发展速度。本文在数据采集技术的基础之上，提出了一种结合SOPC(可编程片 上系统)技术的多片ADC并接的方法来提高系统的采样速率。 通过对多通道并行采样技术理论的分析之后，采用两片带有对增益和偏置误差自校准 功能的ADC实现并行时间交替采样的有效方案，完成系统硬件和软件设计及信号完整 性的分析。最后，通过对多路采集系统中的时间误差进行了实际的测试与校准，测试 结果表明所设计的并行采集方案是可行的。系统可以实现的采样速率为1Gsps，有效位 数为10．29位。 关键词：SOPC时间误差并行采集信号完整性 ABSTRACT Withthe of microelectronicsand development computer techn