射频收发机中分分频频率综合器研究设计.pdf

摘要 摘 要 在射频收发机前端中，频率综合器是非常重要的组成部分。频率综合器的性 能决定收发机的关键指标。锁楣环频率综合器系统利用反馈控制及数字辅助使压 控振荡器快速产生高纯度和高分辨率的输出信号。以此为目标进行的环路参数和 模块电路设计优化需要综合考虑，不可分割。本文根据GSM、WCDMA等广泛 应用的协议对频率综合器性能要求，从系统参数及模块设计优化噪声性能，兼顾 环路锁定时间，具体研究工作体现在如下方面： 在介绍△∑分数分频锁相环频率综合器系统模型及分析协议对其性能要求 厉，明确模块性能及系统参数对频率综合器噪声性能及环路动态性能的影响，指 导系统参数制定以及模块电路设计。 为了满足噪声性能要求以及环路参数稳定性，设计了一种低噪声电容电感压 控振荡器，采用更为简单的方法计算恒定增益等间距电容尺寸。为了优化噪声性 能提出用于一种单蹦电感结构，并使用精简_砹冗模型用对其、是质圜素分析优化： 0．13 提出一利t差分压控电容结构优化品质凶素。该低噪声振荡器采用SMIC