计算机应用基础204492.ppt

六、8086总线的工作周期(接第四章讲） 最基本的总线周期由4个时钟周期组成，称为T1-T4四个状态。 T1：CPU向20位多路复用总线发地址。 T2：CPU从总线上撤消地址， 高4位__输出本总线周期状态信息; 低16位＿若为读周期，则准备传输数据； __若为写周期，则开始传输数据。 T3：总线高4位不变，低16位传输数据。 T4：CPU完成数据读写，从总线上撤除数据，控制和状态信号线进入无效状态。 Tw：等待状态。读/写数据的存储器或I/O设备不能及时配合CPU传送数据时，在T3与T4间插入等待状态。 TI：空闲状态。BIU空闲的时钟周期。 七、8086/8088 CPU的引脚信号和工作模式 1、8086/8088CPU的工作模式 2、8086/8088的引脚信号和功能(40 阵列，20地址，16位数据） 8086/8088的引脚信号图： (1)AD15－AD0：地址/数据复用(双向) 采用分时复用以提高效率，减少引脚； 分时：总线周期的第一个时钟周期T1时，用来输出要访问的存储单元（M/IO端口）的低16位地址； 其余周期T2,T3,T4输出16位数据 * AD0兼作低8位数据的选通信号，即在T1状态AD0为0时，表示本总线周期与偶地址单元或偶地址端口交换数据。 * 在CPU响应中断，系统总线保持响应时，浮置为高阻状态。 (2)A19/S6－A16/S3：地址/状态复用(输出) T1＿输出地址高4位； T2－T4及TW＿状态信息。 * 状态信息含义： S6=0：8086/8088与总线相连。 S5=1：允许可屏蔽中断请求。 S5=0：禁止可屏蔽中断请求。 S4、S3：当前正在用哪个segreg (00＿ES，01＿SS，10＿CS或未用，11＿DS)。 (3) BHE/S7：高8位数据总线允许/状态复用(输出) T1＿高8位数据总线上的数据有效； T2－T4及TW＿状态信号S7(未赋予意义)。 * 8088系统中，最大模式时恒为高电平，最小模式时为SS0，与其他两个引脚共同决定8088当前总线周期的读/写动作。 * BHE和A0组合意义：从奇/偶地址开始读/写一个字或字节。 数据总线与存储器接法：高8位接奇地址存储体，低8位接偶地址存储体。（画图） 上述三种引脚的工作方式为“分时复用”方式。 (4)NMI：非屏蔽中断(输入) NMI进入正沿触发信号时，CPU在结束当前指令后，进入2号中断处理程序。 (5)INTR：可屏蔽中断请求(输入) CPU在执行每条指令的最后一个时钟周期对INTR信号进行采样，若IF=1且INTR为高电平，则CPU结束当前指令后，进入相应的中断处理程序。 (6) RD：读(输出) * 在读操作的总线周期中T2、T3、TW状态均为低电平。 CPU正在读取——M单元数据 ；由M/IO决定 I/O数据 ； (7)CLK：时钟(输入) 8086/8088的时钟频率为5MHz。 (8)RESET：复位(输入) * 复位信号至少要求维持4个时钟周期。 * CPU接到RESET信号后，结束当前操作，并对FR、IP、DS、ES、SS及指令队列清零，CS置为0FFFFH。 (9)READY：准备好(输入) * READY是由所访问的存储器或I/O设备发来的响应信号。 * CPU在T3对READY信号采样，如为低电平，插入TW状态一直到READY为高，才进入T4，完成数据传送过程。 (10)TEST：测试(输入) 与WAIT指令结合使用，CPU执行WAIT指令时处于空转等待状态，当TEST信号有效时，CPU结束等待状态，继续往下执行指令。 (11)MN/ MX：最小/最大模式控制(输入) 恒接+5V——最小工作模式；接地——最大工作模式。 (12)GND和VCC电源 3、最小工作模式 1） 最小工作模式下的引脚信号 (1) INTA：中断响应(输出) INTA信号为连续两个负脉冲，第1个负脉冲通知外设接口允许其发出的中断请求，外设接口收到第2个负脉冲后，往数据总线上放中断类型号。 (2)ALE：地址锁存允许(输出) 提供给地址锁存器8282/8283的控制信号。用于将地址信息锁存在8282/8283中。 (3) DEN：数据允许(输出) 提供给总线收发器的控制信号。数据总线收发器8286/8287的选通信号，表示CPU当前准备收、发一个数据，进而由D/T确定是发送还是接收数据。 (4)DT/ R ：数据收发(输出) 控制数据总线收发器8286/8287数据传送方向。 (5)M/ IO ：存储器/输入输出控制(输出) (6) WR ：写(输出) 与RD一样，与M/IO合作 (7)HOLD：总线保持请