FPGA_ASIC-CPLD器件在单片机控制器中的使用.pdfVIP

CPLD 器件在单片机控制器中的使用 摘要：CPLD 器件与单片机结合，可以优势互补，组成灵活的、硬软件都可现场编程的控制器，缩短 开发周期，适应市场需要。结合实际工作的经验，介绍单片机系统采用 CPLD 器件时的几种输入输出接口 形式，分析典型的单片机系统框图以及相应的外围线路；并且对 CPLD 器件用原理图输入方式设计实际的 数字电路，同时给出了仿真波形。 关键词：CPLD/FPGA 器件；单片机；输入输出接口；模拟信号 自动控制的对象五花八门、品种繁多，要求控制器能够模块化、标准化、灵活配置；进入商品经济 时代，允许设计者的开发周期越来越短，从几年、几月缩短到几月、几天；有时合同临近结束前，用户还 会提出更改设计条款的要求。因此，需要设计者开发出适应性强、便于修改、配置灵活的控制器，以满足 用户需求，争得商机。 从成本考虑，有时以单片机为核心器件，量身度造地为被控对象设计专用控制器，仍是一种较好的 选择。 CPLD 器件与单片机结合优势互补、相得益彰 单片机的一些优缺点 单片机具有强大的信息处理、逻辑分析、决策判断等能力，借助程序，通过输入/输出接口，实时检测 被控对象的状态，控制其当前或预计的行为，组成智能化仪器设备。 但是，单片机存在不可克服的缺点和弱点，如： 低速 单片机靠执行指令来完成各种功能，不论多高的工作时钟频率或多么好的指令时序，其排队 式串行指令执行方式使得工作速度和效率大打折扣。在高速实时仿真、高速数据采集等方面显得力不从心。 复位工作方式 单片机工作之初，需花一段时间经历复位过程；工作时，在某种干扰性突变情况下， 也会复位，复杂的复位过程很可能就是工作不可靠的根源。 程序跑飞 偶然因素，会引起程序跑飞。虽然有“看门狗”或其他抗干扰措施，在极复杂的情况下， 单片机的程序仍存在跑飞的可能，从而进入“死机”。 在单片机系统中，单片机的芯片通过印制板与系统中由其他集成电路组成的逻辑电路相连。一旦改 变设计，可能重新制版，加长了开发周期。 CPLD 器件的一些优缺点 随着微电子技术飞速发展，集成电路规模越来越大，产生了复杂可编程逻辑器件 CPLD 和现场可编程 门阵列 FP2GA(两种器件有类似之处，以下用 CPLD 器件简称)，这些器件含有数量众多的可编程逻辑宏单 元或逻辑块，他们能够任意组合，设计成功能各异的逻辑电路。 CPLD 器件输入引脚的箝位电平和输出引脚的原始电平可预先设定，一开机立即就能达到预定电 平，状态明确。各逻辑宏单元或逻辑块的输入信号仅需几 ns～几十 ns 就反映到输出端，信号传输效率很 高，适合高速采样等场合。 可编程逻辑宏单元或逻辑块之间的相互连线在同一封装内，受外界干扰影响小，电磁兼容(EMC) 性能好。然而，对设计者来说，CPLD 器件最大的优点在于可现场编程。改变逻辑关系时，无需更改外部 线路板，只需用图形语言程序或硬件描述语言程序来改变电路，生成下载编辑软件，通过下载电缆输入 CPLD 器件即可，非常方便，特别有利于新品试制，大大缩短了开发周期。 CPLD 器件虽然可任意组成各种逻辑电路，但在信息处理、逻辑分析、决策判断等“智能”方面比 不上单片机，虽说可用 CPLD 器件仿真单片机，但毕竟有差距，一般多用作“状态机”或辅助逻辑电路。 CPLD 器件和单片机结合能优势互补 如果把两者结合起来，组成的控制器就能优势互补、相得益彰。大量工业控制的对象不属高速调节系统， 这时，图 1 示例的控制线路比较节省硬件开销，适合 CPLD 器件的特性，容易调试，抗干扰能力强。 图 1 基于单片机和 CPLD 器件的控制器方框图 若是高速调节系统，应采用并行 A/D 转换集成电路，用作输入信号 VI 的采样、转换电路。 开关型接口 CPLD 器件与外部设备的开关型的输入/输出端，可按图 2 所示方式连接，构成类似于 PLC 可编 程控制器的开关型接口。有些设计者在 a 点处插入了整形电路，其实，当 CPLD 器件与单片机结合时，可 借助滤波软件，消除抖动的影响，使得线路简洁。经实际使用，效果很好。 图 2 开关型输入/输出接口 在高速采样或利用脉冲信号的竞争现象而工作的场合，CPLD 器件比单片机更具有优越性。例如， 某型号分条整经机，纱笼直径 650～1000mm，需要判