第三章 汽车车载网络.ppt

  1. 1、本文档共160页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第三章 汽车车载网络.ppt

中断使能寄存器为可读/写存储器。 表3-30 仲裁丢失捕捉寄存器各位的功能说明(CAN地址11) 位 符号 名称 值 与 功 能 ALC.5~ALC.7 保留  ALC.0~ALC.4,这5位的编码数值对应仲裁丢失的位置,如00010对应仲裁丢失在标识码的BIT3;01010对应仲裁丢失在标识码的BIT11 ALC.4 BITN04 第4位 ALC.3 BITN03 第3位 ALC.2 BITN02 第2位 ALC.1 BITN01 第1位 ALC.0 BITN00 第0位 ⑥ 中断使能寄存器(IER) 图3-40 仲裁丢失位说明 ⑦ 仲裁丢失捕捉寄存器(ALC) 表3-31 错误代码捕捉寄存器各位的功能说明(CAN地址12) 位 符号 名称 值 功  能 ECC.7 ERRC1 错误代码1 — — ECC.6 ERRC0 错误代码0 — — ECC.5 DIR 方向 1  RX:接收时发生的错误 0  TX:发送时发生的错误 ECC.4 SEG.4 段4  位ECC.0~ECC.4组合编码具有不同的功能,见表3?32 位ECC.0~ECC.4组合编码具有不同的功能,见表3-32 ECC.3 SEG.3 段3 ECC.2 SEG.2 段2 ECC.1 SEG.1 段1 ECC.0 SEG.0 段0 ⑧ 错误代码捕捉寄存器(ECC) 表3-33 错误报警限制寄存器各位的功能说明(CAN地址13) BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 EMLR.7 EMLR.6 EMLR.5 EMLR.4 EMLR.3 EMLR.2 EMLR.1 EMLR.0 ⑨ 错误报警限制寄存器(EMLR) 表3-34 RXERR各位的功能说明(CAN地址14) BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 RXERR.7 RXERR.6 RXERR.5 RXERR.4 RXERR.3 RXERR.2 RXERR.1 RXERR.0 ⑩ RX出错计数寄存器(RXERR) 表3-35 TXERR各位的功能说明(CAN地址15) BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 TXERR.7 TXERR.7 TXERR.7 TXERR.7 TXERR.7 TXERR.7 TXERR.7 TXERR.7 (11)TX出错计数寄存器(T) XERR 图3-41 标准帧和扩展帧格式配置在发送缓冲器中的列表 (12)发送缓冲器的描述符区 图3-42 RXFIFO中的信息存储 注:接收缓冲器中当前的可用信息是信息1。 (13)接收缓冲器 图3-43 接收标准帧报文时的单个滤波器配置 (14)验收滤波器 图3-44 接收扩展帧报文时的单个滤波器配置 (14)验收滤波器 图3-45 接收标准帧报文的双滤波器配置 (15)RX信息计数器(RMC) 图3-46 接收扩展帧报文的双滤波器配置 (16)RX缓冲器起始地址寄存器(RBSA) ① 总线定时寄存器0(BTR0) ② 总线定时寄存器1(BTR1) ③ SJA1000的BRP计算 ④ 输出控制寄存器(OCR) ⑤ 时钟分频寄存器(CDR) 表3-36 TX帧信息(SFF)(CAN地址16) BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 F RT DLC. DLC. DLC. DLC. 3)命令寄存器 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 SJW.1 SJW.0 BRP.5 BRP.4 BRP.3 BRP.2 BRP.1 BRP.0 表3-55 BTR0各位的功能说明(CAN地址6) ① 总线定时寄存器0(BTR0) 表3-56 BTR1各位的功能说明(CAN地址7) BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 SAM TSEG2.2 TSEG2.1 TSEG2.0 TSEG1.3 TSEG1.2 TSEG1.1 TSEG1.0 ② 总线定时寄存器1(BTR1) 图3-47 一个位周期的整体结构 ③ SJA1000的BRP计算 1个系统时钟 1个位周期 则 设置BTR0和BTR1参数后,实际传输的波特率范围 表3-58 OCR各位的功能说明(CAN地址8) BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 OCTP1 OCTN1 OCPOL1 OCTP0 OCTN0 OCPOL0 OCMODE1 OCMODE0 ④ 输出控制寄存器(OCR) 图3-48 收发器的输入/输出控制逻辑 ⑤ 时钟分频寄存器(CDR) 表3-61 CDR各位的功能说明(CAN地址31) BIT7 BIT6

文档评论(0)

此项为空 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档