Ch2、3集成电路器件工艺.ppt

第2章 双极集成电路器件工艺 2.1 双极型集成电路的制造工艺 2.2 集成双极晶体管的寄生效应 第一块平面工艺集成电路专利 2.1 双极型集成电路的基本制造工艺 （1）典型PN结隔离工艺流程 （1）典型PN结隔离工艺流程（续1） （1）典型PN结隔离工艺流程（续2） （1）典型PN结隔离工艺流程（续3） （1）典型PN结隔离工艺流程（续4） （1）典型PN结隔离工艺流程（续5） （1）典型PN结隔离工艺流程（续6） （2）典型PN结隔离工艺 光刻掩膜版汇总 （3） 外延层电极的引出 （4） 埋层的作用 电流分配与控制 AlGaAs /GaAs基异质结双极性晶体管 第3章 MOS集成电路的元件形成及其寄生效应 3.1 PMOS工艺早期的铝栅工艺 1970年前，标准的MOS工艺是铝栅P沟道。 铝栅PMOS工艺特点： l 铝栅，栅长为20?m。 l N型衬底，p沟道。 l 氧化层厚1500?。 l 电源电压为-12V。 l 速度低，最小门延迟约为80?100ns。 l 集成度低，只能制作寄存器等中规模集成电路。 Al栅MOS工艺缺点 制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。 Al栅MOS工艺的栅极位错问题 铝栅重叠设计 栅极做得长，同S、D重叠一部分 铝栅重叠设计的缺点 l CGS、CGD都增大了。 l 加长了栅极，增大了管子尺寸，集成度降低。 克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。 自对准技术与标准硅工艺 1970年，出现了硅栅工艺(采用了自对准技术）。 多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。 在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。 标准硅栅PMOS工艺 硅栅工艺的优点： l 自对准的，它无需重叠设计，减小了电容，提高了速度。 l 无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。 增加了电路的可靠性。 3.2 NMOS工艺 由于电子的迁移率?e大于空穴的迁移率?h，即有?e?2.5?h, 因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以, 直到1972年突破了那些难关以后, MOS工艺才进入了NMOS时代。 了解NMOS工艺的意义 目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但了解NMOS工艺仍具有几方面的意义: CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的. 从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用. NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计. GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同. 增强型和耗尽性MOSFET (Enhancement mode and depletion mode MOSFET) FET（Field Effect Transisitor） 按衬底材料区分有Si, GaAs, InP 按场形成结构区分有 J/MOS/MES 按载流子类型区分有 P/N 按沟道形成方式区分有 E/D 3.3 CMOS工艺 进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。 CMOS工艺的标记特性 阱/金属层数/特征尺寸 N阱硅栅CMOS工艺主要流程1.衬底准备 N阱硅栅CMOS工艺主要流程（续） 2. 氧化、光刻N-阱(nwell) N阱硅栅CMOS工艺主要流程（续）  3. N-阱注入，N-阱推进，退火，清洁表面 N阱硅栅CMOS工艺主要流程（续）  4. 长薄氧、长氮化硅、光刻场区(active反版) N阱硅栅CMOS工艺主要流程（续）  5.场区氧化（LOCOS）, 清洁表面 (之前可做N管场区注入和P管场区注入，提高场开启；改善衬底和阱的接触，减少闩