【matlab毕业论文课题】highspeedlogic★一种Δ_Σ模数转换器中梳状滤波器的设计.docVIP

基于MATLAB的梳状滤波器设计一个抽取因子为32的梳状滤波器，其输入信号频率为10.24MHz，基带信号带宽为20KHz （3.1） CIC所有系数均为1，其作用是每输入D个采样值后求一次平均值，经过一个D次降采样器，将平均值输出。其中D为CIC滤波器的阶数，即抽取倍数，N为积分与梳状滤波器级联级数。3.1前部分是积分器部分，为IIR滤波器；后部分是梳状滤波器部分，为FIR滤波器。CIC滤波器的系统函数。 因此，确定以个CIC滤波器参数，主要包括以下三个参数的选择： 1.单级CIC滤波器的阶数； 2.多级CIC滤波器的级数； 3.运算的数字据长即D值； ·单级CIC滤波器的阶数 若CIC滤波器用于抽取滤波，当它的阶数等于抽取率时，仅用一个累加器便可以实现，每来M个输入数据作为一组相加，便可得到一个输出数据。即假设CIC滤波器的阶数等于抽取率M，则抽取后相邻的两个输出为y(n+M)和y(n)，它们与输入之间的关系为： （3.2） 本课题涉及的梳妆滤波器的抽取率为32，所以这里设计单级的CIC滤波器的阶数为32。下图是不同阶数的单级CIC梳状滤波器的幅频特性曲线（见附录main1.m）。 4阶CIC 8阶CIC 16阶CIC 32阶CIC 图3.1 不同阶数CIC梳状滤波器的幅频特性响应 因此，单级CIC滤波器的阶数取值初步定为32。 ·运算的数字据长即D值 由于CIC滤波器的传递函数中有极点，因此传输数据对于有限字长的运算就肯定会产生溢出。不过，若能选择适当的传输字长，并且在硬件实现中采用补码运算，则这种溢出误差将不会影响滤波器的最终输出结果，并且滤波器的输出结果不会溢出，下面将对此做一些分析。 补码运算在本质上是一种取模运算，假设运算符号表示数字X以R取模，值域在[-R/2，R/2]的范围内，那么累加器的输出v(n)应为： （3.3） 而且： （3.4） 如果CIC滤波器的最后输出没有产生溢出，则应有： （3.5） 很明显，若将符号位看作是数据最高位，则滤波器输出的最大值为MR1，只要补码运算中的模满足R≥MR i，则CIC滤波器的最终输出就不会产生溢出。以上分析是针对单级CIC滤波器的，如果是K级级联，则其最终输出的最大值应满足： （3.7） ·多级CIC滤波器的级数 在多级CIC滤波器的传递函数中，级数就是决定其零点处噪声抑制能力的参数，它的选取与Sigma-Delta调制器的输出有一定的关系。这里我们假设调制器的阶数为L，则调制器带内噪声功率谱密度n(f)为： （3.8） 当这个L阶调制器的输出经过K级CIC滤波器进行抽取滤波后，若K=L，则最终输出信号的带内噪声功率谱密度n(f)为： 其中，，若K=L+1，则带内噪声功率谱密度为： 比较上面三个式子，不难发现在K=L的情况下，抽取滤波前后带内噪声功率谱密度相差。当取N=32时，抽取前后带内噪声功率谱密度相差7.5 dB左右，而在K=L+1的情况下，则带内噪声功率谱密度在抽取前后仅相差0.25 dB左右。若KL则抽取滤波后的混叠噪声非常大，而KL+1则硬件消耗成线性增长，但效果却微乎其微，因此我们选取K=L+1。 本文测试的输入信号频率为10.24MHz，基带信号带宽为20KHz。图3.6 通过CIC滤波器之后的仿真效果 图3.Δ-ΣADC电路中，数字滤波器可占整个芯片面积的90%以上，因此数字滤波器的优化设计直接决定了转换器的成本和功耗。数字滤波器的优化主要包括滤波器结构的优化和电路实现形式的优化。 采用多级级联的滤波器结构可以有效地提高滤波器的计算效率，节省硬件资源进而节约成本，降低功耗。本节将重点讨论滤波器的硬件资源问题，在在保证时序要求的前提下，优化电路结构，以便达到降低成本和节约功耗的设计目的。同时还要考虑到数字滤波器在电路实现时产生的有限字长效应，要在保证滤波器性能的前