基本接口实验d_IIC总线串行通信实验.pptVIP

IIC总线串行通信实验 实验目的 1. 掌握 IIC 串行数据通信协议； 2. 掌握 S3C2410 处理器的 IIC总线接口控制器的使用； 3.掌握 EEPROM 器件的读写访问方法。。 实验设备 硬件：Embest EduKit-III 实验平台，Embest ARM 标准/增强型仿真器套件，PC机。 软件：Embest IDE for ARM 集成开发环境，Windows /XP。 实验内容 编写程序对实验板上 EEPROM 器件 AT24C04 进行读写访问。 写入 EEPROM 某一地址，再从该地址读出，输出到超级终端； 把读出内容和写入内容进行比较，检测 S3C2410X 处理器通过 IIC 接口，是否可以正常读写 EEPROM 器件 AT24C04。 IIC总线介绍 IC总线(inter integrated circuit bus)是Philips公司发明的一种高性能芯片问串行同步传输总线，与SPI、Microwire接口不同，它仅需两根信号线—— 串行数据线SDA 和串行时钟线SCL，就实现了双工同步数据传送，能够极方便地构成多机系统和外围器件扩展系统。外围器件有RAM、EEPROM、ADC、DAC、日历时钟、LED驱动器、温度传感器等等，这些器件地址是采用硬件设置方法，通过软件寻址完全避免了器件的片选线寻址的弊端，从而使硬件系统更简单、工作更可靠 IIC总线介绍 IIC总线的寻址方式 IIC总线只两根线SDA和SCL，这两根线既要完成地址选择，又要完成数据传送。因此，它的寻址方式和其他并行总线的寻址方式是不一样的。在IIC总线的数据传送格式中，在启动信号的后面，传送的就是地址码，这个地址码就决定了地址的选择。 具体地说，如果被控器是内含CPU的智能器件，则地址码由其初始化程序定义；如果被控器是非智能器件，则由生产厂家在器件内部固化一个专用的从器件地址码，该地址码根据器件的类型不同，由“IIC 总线委员会”实行统一分配。一般带IIC总线接口的器件，均拥有一个专用的7位从器件地址码，这7位地址码又分为两部分：(1)器件类型地址，占据高4位，不可更改，属于固定地址；(2)引脚设定地址，占据低3位，通过引脚接线状态来改变。 【实验原理】 IIC总线为同步串行数据传输总线，由两根线组成，一根串行数据线（SDA）和一根串行时钟线(SCL)。其标准模式总线传输位速率为 0~100kb/s，增强模式将总线传输位速率增加到 4 倍，可达 400kb/s 现最高已达4Mb/s，并且向下兼容。IIC 总线驱动能力为 400pF(最大电容值)，整个 IIC 系统的总线电容不可超过此值。IIC总线可构成多主和主从系统。在多主系统结构中，系统通过硬件或软件仲裁获得总线控制使用权。应用系统中 IIC 总线多采用主从结构，即总线上只有一个主控节点，总线上的其它设备都作为从设备。IIC 总线上的设备寻址由器件地址接线决定，与总线相连的每个器件都对应一个特定的地址，采用软件寻址方式，并且通过访问地址最低位来控制读写方向。 带 IIC总线接口的 EEPROM有许多型号，其中 AT24CXX系列使用十分普遍。产 品 包 括AT2401/02/04/08/16等 ,其 容 量: 128x8/256x8/512x8/1024x8/2048x8，适用于 2V～5V 的低电压的操作。具有低功耗和高可靠性等优点。 AT24 系列存储器芯片采用 CMOS 工艺制造，内置有高压泵，可在单电压供电条件下工作。其标准封装为 8 脚 DIP 封装形式，如图 : EEPROM 读写操作 AT24C04 由输入缓冲器和 EEPROM阵列组成。由于EEPROM的半导体工艺特性写入时间为 5-10ms，如果从外部直接写入 EEPROM,每写一个字节都要等候 5-10ms，成批数据写入时则要等候更长的时间。具有 SRAM 输入缓冲器的 EEPROM 器件，其写入操作变成对 SRAM 缓冲器的装载，装载完后启动一个自动写入逻辑将缓冲器中的全部数据一次写入 EEPROM 阵列中。对缓冲器的输入称为页写，缓冲器的容量称为页写字节数。AT24C04 的页写字节数为 8，占用最低3 位地址。写入不超过页写字节数时，对 EEPROM 器件的写入操作与对 SRAM 的写入操作相同；若超过页写字节数时，应等候 5-10ms 后再启动一次写操作。由于 EEPROM 器件缓冲区容量较小（只占据最低 3 位），且不具备溢出进位检测功能，所以，从非零地址写入 8 个字节数或从零地址写入超过 8 个字节数会形成地址翻卷，导致写入出错。 设备地址（DADDR）:AT24C04XX的从器件地址是 1010?0xa(高4位)。(S3C2410X从器件地址是 0x10.） IIC总线可构成多主和主