3d片上网络拓与路由的研究.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
3d片上网络拓与路由的研究

摘要 3D 片上网络结合了 3D 集成技术与片上网络的优势,能够缩短芯片内部的物 理连线、降低时延、提高吞吐、减少功耗与面积开销,还能在不增加设计复杂度 的前提下将多种工艺集成在一块芯片上,满足芯片功能多样化的发展趋势。然而 3D 片上网络在带来巨大优势的同时也需要面对新的挑战。TSV 技术的不成熟与高 热量密度使得在拓扑结构与路由算法的设计过程中需要更多的考虑成品率与散热 问题。因此本文的研究重点为如何在满足性能需求的同时实现具有较低TSV 密度 的 3D 拓扑结构以及设计能够实现热量均衡的 3D 路由算法。 本文首先总结了片上网络的发展现状,并对 3D 片上网络中引入的新问题进行 了分析。然后对比了3D 片上网络层间通信采用总线以及点到点链路的优缺点,并 利用 OPNET 软件开发了 3D 片上网络仿真平台对两者的性能仿真,总结出了两种 层间通信方式适用的应用场景。接着基于层间通信方式分析得到的结论,选择点 到点链路实现 3D 通用处理器的层间通信,并针对 TSV 成品率较低的问题设计了 一种共享垂直链路的 3D 拓扑结构。该拓扑结构能够在满足网络性能需求的同时将 芯片中的 TSV 数目减少 75%,大幅提高了芯片的成品率并减少了芯片的面积与功 耗开销。然后,针对垂直堆叠导致 3D 结构热量密度过高的问题,设计了一种能够 实现热量均衡的无死锁 3D 路由算法以降低芯片的峰值温度。该算法将流量按照从 底层到高层递减的方式分布,有效的缓解了由于芯片中不同层导热能力差异引起 的高温现象,减缓了芯片的老化速率,延长了芯片的使用寿命。最后通过仿真平 台验证了所提方案中的可行性,仿真结果显示本文提出的拓扑结构以及路由算法 在芯片成品率、面积、功耗以及热量分布等方面具有明显的优势。 关键词:3D片上网络 拓扑结构 硅穿孔技术 路由算法 热量均衡 ABSTRACT Three-dimensional Network-on-Chip (3D NoC), which combines the benefits of 3D integrated circuits and NoC, is supposed to be the revolutionary methodology for multi-layers on-chip design. Compared with 2D architecture, 3D NoC offers a number of advantages, such as shorter global interconnects, lower end-to-end delay, higher throughput, lower power consumption, higher packing density and smaller footprint. In the meanwhile, 3D NoC enables functional diversification by the implementation of mixed-technology without increasing the complexity of the design. However, 3D NoC also has to face new challenges. Owing to the immaturity of through silicon via (TSV) technology and the high thermal density, more attention should be paid to the chip yield and the efficiency of heat dissipation. Therefore, the focus of this thesis is how to design a new 3D topology which can meet the performance requirements with lower TSV density, and how to design a new 3D routing algorithm which is able to achie

文档评论(0)

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档