《一种通用的低成本QC-LDPC码译码结构》.pdfVIP

小 型 微 型 计 算 机 系 统 2010年3月 第3期 JournalofChineseComputerSystems V01．3l No．3 2010 一 种通用的低成本 QC—LDPC码译码结构 申 睿，邓运松，向 波，陈 赞，曾晓洋 (复旦大学 专用集成电路与系统国家重点实验室，上海201203) E-mail：chenyun@ fudan．edu．ca 摘 要：提出一种通用的QC—LDPC码译码器架构．该架构采用一种特殊的绑定结构和一个可配置的循环移位网络，实现 了多 码率变码长的LDPC译码，可以应用在多标准数字通信系统中．同时，该结构使存储单元的利用率提高了13倍．提 出的可配置 数据交换网络可以使存储单元和运算单元之间的连线规则化，降低 了连线复杂度．基于该结构，本文实现了符合中国数字 电视 地面传输标准DTMB中LDPC译码器，在 SM／O9．18urn标准COMS工艺下，芯片面积约为8mm2；在时钟频率50MHz，迭代次 数 15次，8比特量化的条件下，吞吐率可达91Mbps． 关 键 词：QC．LDPC码；多标准；绑定结构；循环移位网络 中图分类号：TP331 文献标识码：A 文 章 编 号：1000—1220(2010)03-0566-05 GenericArchitecturewithEfficientMemoryArrangementforQC-LDPCCodesDecoding SHEN Rui。DENG Ytm—song，XIANG Bo，CHEN Yun。ZENG Xiao—yang (TheStateKeyLabofASICandSystem，FudanUniversity，Shanghai201203．China) Abstract：Inthispaper。ageneticarchitectureforQc—LDPCcodesdecodingisproposed．1]henovelarchitecturecanperformdecoding ofmulti—standardLDPC codeswithmultipleratesandvariablelengthsbynitroducingaspecialbindingscheduleandascalableshuffle network．1henew memoryarrnagementimprovesusageefficiencyofmemoriesasmanyas13times．A salabledataexchangenet- workisproposedtoregularizewireconnections。whichefficientlyreducestheinterconnectioncomplexity．BasedonSMIC 0．18um standradCMOSprocess，theLDPCdecod erforChineseDTMB standradhasanestimationraeaof8mrn2wiht 8-bitquantizafion-na d athroughputof91Mbpswiht afrequencyof50MHznadmaximum i~rationnumberof15． Keywords：QC·LDPCcodes；multi—standard；bindingschedule；shufflenetwork 1 引 言 吞吐量提高了一倍； (2)设计了一个可编程的数据交换网络使连线规则化， 低密度校验码 (LDPC)是一种译码性能很高的前向纠错 进而减少连线复杂度，同时它的可配置性打破了定码长的限 码，它的译码性能接近香农极限 ．其中具有准循环特性的 制