工艺集成精品.pptVIP

11.1 芯片封装技术 几种典型封装技术 7、MCM／MCP技术 多芯片组件（Multi-Chip Module, MCM）是在混合集成电路(Hybrid Integrated Circuit，HIC)基础上发展起来的一种高技术电子产品，它是将多个LSI、VLSI芯片和其他元器件高密度组装在多层互连基板上，然后封装在同一壳体内，以形成高密度、高可靠的专用电子产品，它是一种典型的高级混合集成组件。而多芯片封装(MultiChip Package，MCP)则是适应个人计算机、无线通信，特别是移动通信的飞速发展和大众化普及所要求的多功能、高性能、高可靠性及低成本的要求，使用并安装少量商用芯片，制作完成的封装产品。MCP的电路设计和结构设计灵活方便，可采用标准化的先进封装，进行标准的SMT批量生产，工艺成熟，制作周期短，成品率高；所采用的各类IC芯片都是商品化产品，不仅可以采购到，而且价格也相对较低。所有这些都使最终产品的成本也相对较低。由此可见，MCM和MCP是类似的，并无本质上的差别，对MCM的论述同样也适用于MCP。 11.1 芯片封装技术 几种典型封装技术 8、系统级封装技术—单级集成模块(SLIM) 11.1 芯片封装技术 几种典型封装技术 9、圆片级封装(WLP)技术 WLP局部结构示意图 典型WLP的工艺流程 11.1 芯片封装技术 未来封装技术展望 微电子封装技术将向以下方向发展。 具有的I/0数更多。 具有更好的电性能和热性能。 更小、更轻、更薄，封装密度更高。 更便于安装、使用、返修。 可靠性更高。 品种多、更新快、追求更高的性价比。 符合环保要求。 11.2 集成电路测试技术 微电子产品特别是集成电路的生产，要经过几十步甚至几百步的工艺，其中任何一步的错误，都可能是最后导致器件失效的原因。同时版图设计是否合理，产品可靠性如何，这些都要通过集成电路的参数及功能测试才可以知道。以集成电路由设计开发到投入批量生产的不同阶段来分，相关的测试可以分为原型测试和生产测试两大类。 11.2 集成电路测试技术 电学特性测试 电学特性测试的目的是最大限度地覆盖可能存在于IC中的所有的失效源。 测试IC电学特性的步骤通常是： ①连接测试； ②功能与动态(交流)特性测试； ③直流特性测试。 11.2 集成电路测试技术 可靠性测试 11.2 集成电路测试技术 测试数据的统计分析 面对集成电路测试得到的大量测试数据，需要用适当的方法来统计分析和整理，使之变为容易理解和便于使用的形式，如各种曲线、图表和统计结果等。用这些统计数据可以方便地鉴定器件质量，确定参数规范，分析产品失效，控制生产工艺等。 常用于分析单个器件合成批器件的曲线与图表形式有： 曲线图； shmoo图/组合shmoo图； 三维图和等高线图等。 11.2 集成电路测试技术 测试成本 集成电路的测试成本来源于测试设备与测试行为两个方面。 测试设备方面的成本又可以具体分成硬件与软件两部分。 测试行为带来的消耗来源于测试时间和测试人员费用。 11.2 集成电路测试技术 数字电路测试方法 数字电路测试涉及三个基本概念。 输入测试向量，也叫输入向量或测试向量，指并行加到被测电路直接输入的若干0、1的组合。例如一个8输入被测器件，它的一个测试向量可 测试图形，输入测试向量与被测器件在施加此输入时的无错误输出响应的总称。 测试序列，一系列理想情况下可以此判断被测器件有无失效的测试图形。测试序列有完全、简化或最简，以及伪随机等区别。 11.2 集成电路测试技术 数字电路测试方法 在测试方法上通常有以下几种。 实装测试法 比较测试法 测试图形存储法 实时测试图形产生法 折中法 11.2 集成电路测试技术 数字电路失效模型 数字集成电路测试中通常考虑的失效有： 固定错误(Stuck—at Faults)； 干扰错误(Bridging Faults)； 固定开路错误(Stuck—open Faults)； 图形敏感错误(Pattern Sensitive Faults)。 前两种失效存在于各种工艺的数字集成电路中，固定开路错误通常应用于CMOS工艺的数字IC测试，而最后一种，一般用于具有规则结构的特定器件，如RAM和ROM。 11.2 集成电路测试技术 数字电路失效模型 (1)固定错误 输入 ABC 无错误 输出 存在s-a失效时的实际输出Z A s-a-0 A s-a-1 B s-a-0 B s-a-1 C s-a-0 C s-a-1 Z s-a-0 Z s-a-1 000 1 1 1 1 1 1 1 0 1 001 1 1 1 1 1 1 1 0 1 010 1 1 1 1 1