《Verilog数字系统设计教程【夏宇闻】》.pdfVIP

《Verilog数字系统设计教程【夏宇闻】》.pdf

  1. 1、本文档被系统程序自动判定探测到侵权嫌疑,本站暂时做下架处理。
  2. 2、如果您确认为侵权,可联系本站左侧在线QQ客服请求删除。我们会保证在24小时内做出处理,应急电话:400-050-0827。
  3. 3、此文档由网友上传,因疑似侵权的原因,本站不提供该文档下载,只提供部分内容试读。如果您是出版社/作者,看到后可认领文档,您也可以联系本站进行批量认领。
查看更多
《Verilog数字系统设计教程【夏宇闻】》.pdf

从算法设计到硬线逻辑的实现 复杂数字逻辑系统的VerilogHDL设计技术和方法 夏宇闻 编著 高等教学出版社 2000 年9 月 II 内容简介 本书从算法和计算的基本概念出发,讲述把复杂算法逐步分解成简单的操作步骤,最后由硬 线逻辑电路系统来实现该算法的技术和方法。这种硬线逻辑电路系统就是广泛应用于各种现 代通讯电子设备与计算机系统中的专用集成电路(ASIC)或 FPGA。本书着重介绍进入九十 年代后才开始在美国等先进的工业国家逐步推广的用硬件描述语言(Verilog HDL) 建模、 仿真和综合的设计方法和技术。本书可作为电子或计算机类大学本科高年极和研究生的教 材,也可供在数字系统设计领域工作的工程师参考或作为自学教材。 内容详介 本书中有关数字逻辑系统的设计方法采用了九十年代初才开始在美国等先进的工业国家逐 步推广的硬件描述语言(Verilog HDL)Top Down 设计方法 。全书共分为十章,第一章为 数字信号处理、计算、程序、算法和硬线逻辑的基本概念,第二章为 Verilog HDL 设计方 法概述,第三章为Verilog HDL 的基本语法,第四章为不同抽象级别的Verilog HDL模型, 第五章为基本运算逻辑和它们的Verilog HDL模型,第六章为运算和数据流动控制逻辑,第 七章为有限状态机和可综合风格的Verilog HDL,第八章为可综合的Verilog HDL设计实例 (简化的 RISC CPU 设计简介),第九章为虚拟器件和虚拟接口模块。第十章为设计练习进 阶。每章后都附有思考题,可帮助读者加深理解该章讲述的概念和方法。在附录中还有符合 IEEE1364-95 标准的 VerilogHDL 语法的中文译本资料,可供参考。本书面向的对象是大学 电子类和计算机工程类本科高年级学生和研究生,以及在专用数字电路与系统设计领域工作 的工程师们。阅读本书所需的基础知识是数字电路基础、C语言编程基础知识和最基本的信

文档评论(0)

jykt + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档