北邮数字电路与逻辑设计实验报告.docVIP

北京邮电大学数字电路与逻辑 设计实验报告 学院： 班级： 姓名： 学号： 实验一 Quartus II原理图输入法设计与实现 一、实验目的： 熟悉Quartus II原理图输入法进行电路设计和仿真； 掌握Quartus II 图形模块单元的生成与调用； 熟悉实验板的使用； 二、实验所用器材： 计算机； 直流稳压电源； 数字系统与逻辑设计实验开发板。 三、实验任务要求 用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。 用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。 用3线-8线译码器（74LS138）和逻辑门设计实现函数 ,仿真验证其功能，并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 四、 实验原理图及仿真波形图 半加器 半加器原理图 仿真波形 仿真波形图分析:根据仿真波形对比半加器真值表，可以确定电路实现了半加器的功能。但我们也可以发现输出SO出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。 （2）全加器 全加器原理图 仿真波形 仿真波形图分析