基于fpga的于dds技术的信号发生器设计.docVIP

基于FPGA的基于DDS技术的信号发生器设计 学 院： 电信学院 专 业： 电子信息工程 班 级： 11电子2班 姓 名： 学 号 : 指导教师： 朱雷、陈海忠 设计时间: __2014年2月16日——2014年2月28日 目录 1 FPGA硬件系统设计 1.1 功能要求 1.2 FPGA硬件系统组成 1.3 FPGA最小系统简介 1.4 FPGA外围电路设计 1.4.1 拨码开关电路设计 1.5 硬件电路调试及结果分析 2基于DDS技术的信号发生器设计 2.1 功能要求 2.2 整体设计 2.3 DDS技术的基本原理 2.4 程序设计 2.4.1 方波产生程序设计及仿真 2.4.2 三角波产生程序设计及仿真 2.4.3 正弦波产生程序设计及仿真 2.4.4 锯齿波产生程序设计及仿真 2.4.5 AM产生程序设计及仿真 2.4.6 DSB产生程序设计及仿真 2.4.7 DSB产生程序设计及仿真 2.4.8 DSB产生程序设计及仿真 2.4.9 DSB产生程序设计及仿真 2.4.10 DSB产生程序设计及仿真 2.4.7 顶层程序设计及仿真 (1) 程序的功能 (2) 结构图或实体图 (3) VHDL程序及注释 (4) 仿真波形及分析 2.5 硬件测试及结果分析 3设计分析与总结 3.1 故障分析 3.2功能分析 3.3 设计总结及感想 1 FPGA硬件系统设计 1.1 功能要求 基于FPGA的DDS技术设计正弦波、三角波、方波等波形发生器 ，实现波形的D/A转换，实现改变高低电平开关电路设计。 1.2 FPGA硬件系统组成 FPG最小系统实现软件的写入，外围电路实现开关电路和D/A转换。 1.3 FPGA最小系统简介 通过APS接口下载程序到FPGA。 1.4 FPGA外围电路设计 1.4.1 拨码开关电路设计 用开关控制输出高低电平。 1.4.3 DAC0832电路设计 DAC0832是采用CMOS/Si-Cr工艺实现的8位D/A转换器。 该芯片包含8位输入寄存器、8位DAC寄存器、8位D/A转换器。 DAC0832中有两级锁存器，第一级即输入寄存器，第二级即DAC寄存器，可以工作在双缓冲方式下。 引脚特性： D7～D0：8位数据输入端 ILE：输入寄存器锁存允许信号 CS#：芯片选择信号 WR1#：输入寄存器写信号 XFER#：数据传送信号 WR2#：DAC寄存器写信号 VREF：基准电压，-10V～+10V Rfb：反馈信号输入端 IOUT1:电流输出1端 IOUT2:电流输出2端 VCC：电源 AGND：模拟地 DGND：数字地 1.5 硬件电路调试及结果分析 硬件焊接时，容易将焊点漏焊或则连接在一起。第一次焊好是先发没有输出波形。经过检查发现是输出插针没有与输出端口焊好。经过重新焊接后就可以输出波形了。 2基于DDS技术的信号发生器设计 2.1 功能要求 基于FPGA的DDS技术设计正弦波、三角、方波、锯齿波发生器。 2.2 整体设计 2.3 DDS技术的基本原理 1)频率预置与调节电路 作用：实现频率控制量的输入； 不变量K被称为相位增量，也叫频率控制字。 2)累加器 相位累加器的组成= N位加法器+N位寄存器 相位累加器的作用：在时钟的作用下，进行相位累加 注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。 DDS的输出频率为：f0=fCK/2N DDS输出的最低频率：K=1时，fC/2N DDS输出的最高频率：Nyquist采样定理决定，即fC/2， K的最大值为2N-1 结论：只要N足够大，DDS可以得到很细的频率间隔。 要改变DDS的输出频率，只要改变频率控制字K即可。 2.4 程序设计 2.4.1 方波产生程序设计及仿真 通过C++做一个方波的ROM，输入是1024个（）,输出为10位（），编译运行后，找出fangbo.exe后缀的文件将其转换为fangbo.mif，通过quarter将后缀fangbo.mif文件做成ROM后，会得到fangbo.vhd。编译后仿真得到如下波形。 程序 LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY alter