如何避免非理想回路并改善功率传输和同步开关噪声精品.pptVIP

目录 第二部分 第一部分 非理想回路 功率传输 第三部分 同步开关噪声 非理想回路 图一 过孔打断参考层 图二 信号换层附近没回流过孔 图三 电源回流面积过大 图四 信号线与过孔反焊盘过近 ◇从双参考层的带状线，切换到单参考面的微带线或非对称带状线 ◇从封装切换到电路板 非理想回路 确保非理想电流回路最短！ 图五 CMOS缓冲器驱动，以地平面为传输线返回通路 【原理】:当回路不连续或面积增大，将导致环路串联电感增加，从而降低信号的完整性！ 非理想回路---开槽 ◆槽宽D越大，容性耦合就越少，信号完整性越差！ ◆多根信号跨过开槽时，线间耦合将变得严重，并且与开槽D的大小成正比！ 非理想回路---换层 ◆高速信号尽量避免换层，如不避免，则将换层附近的去耦电容增大，使返回电流的迂回通路最短！地过孔？ 非理想回路---参考面 ◆去耦电容要尽量靠近芯片且引线尽量短，对称带状线为最优设计！ 非理想回路---参考面 非理想回路---参考面 ◆GTL布线选择地平面做参考层，使流过电容C的电流最小！ ◆增大去耦电容C，也能改善信号完整性！ 目录 第一部分 第二部分 功率传输 非理想回路 第三部分 同步开关噪声 功率传输 功率传输系统模型 功率传输 问题的产生： 当输出缓冲器开关时，缓冲器会立刻尝试将电流从供电电流VRM从拉出，此时VRM串联电感将限制开关期间产生的电流，如果该电感足够大，则当电流拉出的速率很快时，该电感本质上将输出缓冲器和供电电源隔离开。这样，当信号跃迁速率很快时，该电感看起来像是开路，会阻止调频电流流过！ 这就是功率传输问题：功率衰减(地弹、参考面上的噪声) 功率传输 PCB设计中改善功率传输常规方法： 1、尽可能为每个I/O提供微型电源，即去耦电容； 2、在远离系统VRM的区域，尤其是大规模I/O芯片周围匀衡放置储能电容，以便为微型电源进行补偿。 3、选择合适的电容，以避免产生功率传输谐振 目录 第一部分 第二部分 功率传输 非理想回路 同步开关噪声 第三部分 同步开关噪声SSO/SSN SSO/SSN:由若干输出同时开关而引起的感应噪声 VSSN 是同步开关噪声 N 是同时开关的驱动数量 Ltot 是电流必须流经的等效电感 I 是每个驱动器上流过的电流 同步开关噪声SSO/SSN 最小化SSO/SSN设计方法: 1、至关重要的信号采用差分输出驱动和接收器； 2、片上电容尽可能大（元件封装）； 3、到元件的去耦电容尽可能大，并靠近芯片放置； 4、合理分配I/O引脚，使局部输出的引脚最少； 5、减慢边沿变化率； 6、为处理器的基础逻辑电路和I/O提供不同的供电电源； 7、尽可能减小通路中的电感； 8、最小化去耦电容的电感 9、尽量避免非理想回路； 10、为PCB走线选择合适的参考面，使得通过去耦电容的电流尽可能小。 11、遵守连接器设计原则：a)引脚物理长度最短；b)电源和地引脚数比例最大；c)电源引脚与接地引脚相邻；d)信号引脚与返回引脚尽可能近。 末 页 The end 广东威创视讯科技股份有限公司 VTRON TECHNOLOGIES LTD. 地址：中国广州高新技术产业开发区（科学城）彩频路6号 电话：+86-20 传真：+86-20网址：Http:// * 1、非理想回路以感性不连续的形式出现； 2、非理想回路会滤去调频分量，从而减慢边沿变化率； 3、如电流迂回通路足够长，非理想回路将在接收端引发信号完整性问题； 4、非理想回路会增大电流环路面积，从而使EMI急增； 5、非理想回路可能会使信号间的耦合系统显著增大。 * * 信号到达开槽时，只有小部分电流通过槽电容越过开槽，其余大部分被迫沿开槽传播，如槽无限大，就相当于开路，串联电感增大，接地电容减少，从而引起阻抗增大 * 最方便的通流回路是：电源平面和地平面之间 供电电源Vdd * 这里的电容C表示本地去耦电容，通常牌芯片上或附近，如该电容值不够大，或通路中有较大电感（引脚过长）或远离去耦电容，将对信号完整性产生不利。 * GTL是一个让CMOS电路通过很小的振幅来提供高速数据传输的信号标准。 (GTL信号在参考电压为0.8v时，振幅在 0.4v 到1.2v之间.) 只需要小小的 0.4 v电压 (大约) 就能切换“开”和“关”两种状态. 因此, GTL信号被称作低电压振幅逻辑信号。这种技术通过低电压振幅和可控制的临界值提供了增强的噪声容限而且减少了回响。 本例假定供电电源的电感隔离了调频交流信号，使得返回电流经过电容C流回，系统的品质因数由经过电容C的电流值来衡量。 * GTL是一个让CMOS电路通过很小的振幅来提供高速数据传输的信号标准。 (GTL信号在参考电压为0.8v时，振幅在 0.4v 到1.2v之间