学习课件微机原理与接口技术精品.ppt

* §5.4 高速缓存（Cache) 了解： Cache的基本概念； 基本工作原理； 命中率； Cache的分级体系结构 * Cache的基本概念 设置Cache的理由： CPU与主存之间在执行速度上存在较大差异； 高速存储器芯片的价格较高； 设置Cache的条件： 程序的局部性原理 时间局部性： 最近的访问项可能在不久的将来再次被访问 空间局部性： 一个进程所访问的各项，其地址彼此很接近 * 二、动态随机存储器DRAM * 1. DRAM的特点 存储元主要由电容构成； 主要特点： 需要定时刷新。 * 2. 典型DRAM芯片2164A 2164A：64K×1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址信号线； 地址信号线的数量仅 为同等容量SRAM芯 片的一半。 * 主要引线 行地址选通信号。用于锁存行地址； 列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。 DIN： 数据输入 DOUT：数据输出 WE=0 WE=1 WE：写允许信号 RAS： CAS： 数据写入 数据读出 * 工作原理 数据读出 数据写入 刷新 工作时序 * 刷新 将存放于每位中的信息读出再照原样写 入原单元的过程刷新 刷新时序 * 3. 2164A在系统中的连接 与系统连接图 * 2164A在系统中的连接 DRAM 2164A与系统连接的几点说明： 芯片上的每个单元中只存放1位二进制码，每字节数据分别存放在8片芯片中； 系统的每一次访存操作需同时访问8片2164A芯片，该8片芯片必须具有完全相同的地址； 芯片的地址选择是按行、列分时传送，由系统的低8位送出行地址，高8位送出列地址。 结论： 每8片2164A构成一个存储体（单独一片则无意义）； 每个存储体内的所有芯片具有相同的地址（片内地址），应同时被选中，仅有数据信号由各片分别引出。 三、存储器扩展技术（内存储器设计） * 1. 存储器扩展 用多片存储芯片构成一个需要的内存空间； 各存储器芯片在整个内存中占据不同的地址范围； 任一时刻仅有一片（或一组）被选中。 存储器芯片的存储容量等于： 单元数×每单元的位数 字节数 字长 扩展单元 扩展字长 * 2. 存储器扩展方法 位扩展 字扩展 字位扩展 扩展字长 扩展单元数 既扩展字长也扩展单元数 * 位扩展 构成内存的存储器芯片的字长小于内存单元 的字长时——需进行位扩展。 位扩展：每单元字长的扩展。 * 位扩展例 用8片2164A芯片构成64KB存储器。 LS158 A0~A7 A8~A15 2164A 2164A 2164A DB AB D0 D1 D7 0000H FFFFH .… * 位扩展方法： 将每片的地址线、控制线并联，数据线分 别引出。 位扩展特点： 存储器的单元数不变，位数增加。 * 字扩展 地址空间的扩展 芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、控制线并联。 片选端分别引出，以使每个芯片有不同的地址范围。 * A0～A10 DB AB D0～D7 A0~A10 R/W CS 2K×8 D0～D7 A0～A10 2K×8 D0～D7 D0～D7 A0~A10 CS 译码器 Y0 Y1 高位地址 R/W 字扩展示意图 * 字扩展例 用两片64K×8位的SRAM芯片构成容量为128KB的存储器 两芯片的地址范围分别为： 20000H～2FFFFH 30000H～3FFFFH * 字扩展例 G1 G2A G2B C B A Y2 Y3 MEMR MEMW A19 A18 A17 A16 74LS138 高位地址： 芯片1： 0 0 1 0 芯片2： 0 0 1 1 A19 A18 A17 A16 芯片1 芯片2 * 字位扩展 设计过程： 根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展以满足字长要求； 进行字扩展以满足容量要求。 若已有存储芯片的容量为L×K，要构成容量为M ×N的存储器，需要的芯片数为： （M / L） ×（N / K） * 字位扩展例 用32Kb芯片构成256KB的内存。 * §5.3 只读存储器（ROM） EPROM EEPROM （紫外线擦除） （电擦除） * 一、EPROM * 1. 特点 可多次编程写入； 掉电后内容不丢失； 内容的擦除需用紫外线擦除器。 * 2. EPROM 2764 8K×8bit芯片 地址信号：A0 —— A12 数据信号：D0 —— D7 输出信号：OE 片选信号：CE 编程脉冲输入：PGM 其引脚与SRAM