最新DEDA技术实现编码器Verilog.pptVIP

(5) 我们也可以查看设计的内部信号。添加内部信号的步骤是: 在Isim的Instances and Processes窗口中点选test,然后点击UUT，在object窗口则会出现全部信号： （6）拖动counter到仿真波形里，点击restart按钮,再点击run all按钮，运行一段时间后点击暂停，就可以看到内部信号仿真图。为了查看方便，将二进制数改为10进制无符号数的形式，选择counter信号，点击右键选择radix扩展栏中的Unsigned Decimal，由图可知counter信号是在正确计数的。 （7）关闭Isim仿真器并保存。 5 创建约束 （1）设定I/O 脚的位置,可以利用LED.UCF 来设定I/O 脚的位置,以得到正确的输出文件. Project ? New Source. 设定输入的文件格式为Implementation Constraints File, 文件名称为led(自动储存为led.UCF) （2）一直点击next，最后按finish （3）选择source for Implementation选项 （4）点选Sourcees窗口内的led.ucf,点击processess窗口里的user constraints，双击edit constraints（txt），输入后储存文件. 其中,“LOC”代表管脚定义，相关管脚定义请参