数字逻辑,计算机组成原理-ispLEVER.docVIP

第3章 ispLEVER使用简介 ispLEVER 是Lattice 公司最新推出的一套EDA软件。ispLEVER提供设计输入、HDL综合、验证、器件适配、布局布线、编程和在系统设计调试。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。软件中含有不同的工具，适用于各个设计阶段。软件包含Synplicity公司的Synplify、Exemplar Logic公司的Leonado综合工具和Lattice的ispVM器件编程工具。编译器是此软件的核心，能数字电子系统进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成所需要的熔丝图文件。ispLEVER软件提供给开发者一个简单而有力的工具，用于设计所有Lattice可编程逻辑产品。 启动ispLEVER(按Start=Programs=Lattice Semiconductor=ispLEVER菜单) 一、创建一个新的设计项目 选择菜单File。 选择New Project...。 选择D盘（数据盘，未保护，可保存），创建新文件夹，重命名为TEST。 进入文件夹，PROJECT命名为ADD1.SYN,保存类型为SYN，PROJECTTYPE选择第一项SCHEMATIC/ABEL,保存即可。 你可以看到默认的项目名和器件型号: Untitled and ispLSI5256VE-165LF256。 项目命名 a) 用鼠标双击Untitled。 b) 在Title文本框中输入“test”,并选OK（此操作可选）。 选择器件 a) 双击ispLSI5256VE-165LF256, 你会看到Device Selector对话框(如下图所示)。 b) 方法一：在Select Device窗口中选择：Family中选择 ispLSI 1K Device； Device 中选择ispLSI1032E；Speed grade中选择70； Package中选择 84PLCC；Operating 中选择Industrial。 方法二：按动器件目录中（Part）的滚动条，直到找到并选中器件1032E-70LJ84I。 点击OK按钮，选择这个器件。 d) 在软件弹出的如下图显示的ispLEVER Project Navigator窗口中，按否（N）按钮。 e) 在弹出的如下图显示的Confirm Change窗口中，按Yes按钮。 f) 因改选器件型号后，先前的约束条件可能对新器件无效，因此在软件接着弹出的如下图显示的ispLEVER Project Navigator窗口中，按Yes按钮,以用来去除原有的约束条件。 四、 在设计中增加源文件 一个设计项目由一个或多个源文件组成。这些源文件可以是原理图文件(*.sch)、ABEL HDL文件(*.abl)、VHDL设计文件(*.vhd)、Verilog HDL设计文件(*.v)、测试向量文件(*.abv) 或者是文字文件(*.doc, *.wri, *.txt)。在以下操作步骤中，你要在设计项目中添加一张空白的原理图纸。 从菜单上选择Source 项。 选择New... 。 在对话框中，选择Schematic(原理图)，并按OK。 输入文件名add.sch。 确认后按OK。 五、 原理图输入 你现在应该进入原理图编辑器。在下面的步骤中，你将要在原理图中画上几个元件符号，并用引线将它们相互连接起来。 在VIEW菜单中选中（对号）Drawing Toolbar,在逻辑图编辑器中会出现绘图工具栏。 选择放大镜（快捷按钮ZOOM IN）,将绘图区视野放大（2次为佳）。 从菜单栏选择Add Symbol，再选择gates.lib库你会看到如下图所示的对话框： 选择GATES.LIB库，然后选择G_XOR元件符号。 将鼠标移回到原理图纸上，注意此刻XOR门粘连在你的光标上，并随之移动。 单击鼠标左键，将符号放置在合适的位置。 再在第一个XOR门右侧放置另外一个XOR 门。 将鼠标移回到元件库的对话框，并选择G_2AND元件。 将OR门放置在两个AND门的右边,如下图所示摆放好器件。 现在选择Add Wire项。 单击上面一个门的输出引脚，并开始画引线。 随后每次单击鼠标，便可弯折引线 (双击便终止连线)。 将引线连到门的一个输入脚。 重复上述步骤，连接完成如下图所示。 器件端口为黑色方框，而ADD WIRE 导线端口为红色，如上图所示，相应器件最初的输入端和最终的输出端都要连接导线，端口为红色（默认）。 六、 安放I/O标记 I/O标记表示进入或者离开这张原理图的信号，即输入、输出或者双向信号。安放I/O标记之前，连线名必须在连线的一个端点上，不能在连线的上边或下边。输入连线